Legacy). 1 страница

Intel.

Intel?

Intel?

LRU?

Список основной учебной литературы для подготовки коллоквиумов

34. Безопасность жизнедеятельности.: Учебник для вузов/С.В.Белов, А.В.Ильницкая, А.Ф.Козьяков и др.; Под общ.ред.С.В.Белова.-М.:Высш.шк.,1999.-448с.

35. Кукин П.П, Лапин В.Л, Подгорных Е.А. и др. Безопасность жизнедеятельности. Безопасность технологических процессов и производств (охрана труда).: Учеб.изд.М.:Высш.шк.,1999.-318с.

36. Охрана труда и экологическая безопасность в химической промышленности: Учебник для вузов. 2-е изд. /А.С.Бобков, А.А.Блинов, И.А.Роздин, Е.И.Хабаров.- М.:Химия, 1998.-400с.

37. Охрана труда в химической промышленности/Г.В.Макаров, А.Я.Васин, Л.К.Маринина и др.-М.:Химия, 1989.-496с.

38. Безопасность жизнедеятельности: Учебник / Под ред. проф. Э.А.Арустамова.-М.:Изд.дом «Дашков и К^о», 2000.-678с.

39. Бобков А.С., Блинов А.А., Николаева Т.Г. Охрана труда при производстве и переработке полимерных материалов: Учеб. для вузов.-М.:Химия, 1986.-272с.

Составители:

Шведова Лариса Викторовна

Чеснокова Татьяна Анатольевна

Куприяновская Анна Павловна

Тукумова Наталия Владимировна

Кузьмина Ирина Алексеевна

Невский Александр Владимирович

Под ред. В.А.Шарнина

СБОРНИК ЛАБОРАТОРНЫХ РАБОТ ПО

ДИСЦИПЛИНЕ «БЕЗОПАСНОСТЬ ЖИЗНЕДЕЯТЕЛЬНОСТИ»

Редактор О.А.Соловьева

Подписано в печать 7.06.2005. Формат 60´84 1/16. Бумага писчая. Усл. печ.л. 5,58. Уч.-изд.л. 6,19. Тираж 500 экз. Заказ

ГОУВПО Ивановский государственный химико-технологический университет

Типография ГОУСПО Ивановского энергоколледжа

153025, г.Иваново, ул. Ермака, 41.

69. Яка відмінність між прямим та асоціативним типами КЕШ-памяті?

70. Як реалізовано набірно-асоціативний тип КЕШ-памяті?

72. Які головні відмінності між 32 та 16-розрядними мікропроцесорами?

74. Скільки 8-бітових портів може мати 32-розрядний процесор?

75. Скільки 16-бітових портів може мати 32-розрядний процесор?

76. З якою метою переривання поділяють за пріоритетами?

77. Яка відмінність між перериванням і винятком? +

Відмінності між перериваннями і винятками полягають в тому, що переривання опрацьовують асинхронні зовнішні умови, тоді як винятки – помилки команд.

78. Які регістри зберігаються у стеку перед опрацюванням переривання?

79. Як можна змінити рівень привілеїв?

80. У який спосіб 32-розрядний процесор забезпечує 64 Тбайти пам’яті на задачу? +

Оскільки кожне завдання 32-розрядного процесора має максимально 16К (214 - 1) селекторів, а зміщення можуть бути 4 Гбайти (232 біт), то це дає повністю 246 біт або 64 Тбайти логічного адресного простору на задачу. Цей віртуальний адресний простір доступний для програміста.

81. Назвіть головні стадії конвеєра мікропроцесора типу Pentium. +

82. У чому полягає суть мікроархітектури NetBurst? +

У серпні 2000 р. оголошено про випуск процесора Pentium IV. Розробники намагались якнайліпше наблизити процесор до його застосування у сфері Інтернету, опрацювання зображень, розпізнавання мови, відеопотоків, 3D графіки, мультимедіа та багатозадачних обчислювальних середовищ. Застосовано нову

мікроархітектуру NetBurst, яка повинна забезпечити зростання продуктивності й тактової частоти на перспективу.

Суть нової мікроархітектури NetBurst:

• застосовано технологію Hyper Pipelined (гіперконвеєр), тобто подвоєно до 20 етапів довжину конвеєра;

• подвоєно, порівняно з ядром процесора, тактову частоту роботи арифметико-логічних блоків. Це дозволяє процесору виконувати деякі команди за половину такту, а цілочислові операції виконувати з подвоєною швидкістю;

• вдосконалено системну шину (400 МГц), яка втричі швидша від шини процесора Pentium III. Швидкість передавання даних між процесором Pentium IV і контролером пам’яті досягає 3,2 Гбайти/с;

• кеш-пам’ять процесора має 64-байтовий доступ (попередні процесори мали 32-байтовий доступ). У кеші першого рівня зберігають декодовані команди (приблизно 12000 мікрокоманд), що помітно поліпшує швидкодію кешу й збільшує ефективність його використання. Pentium IV містить кеш другого рівня ємністю 256 Кбайт та швидкістю передавання даних 48 Гбітів/с;

• вдосконалено систему динамічного виконання команд та покращено схеми передбачення розгалужень у програмі;

• додано 144 нових SIMD команди (128-розрядних), які дозволяють суттєво пришвидшити роботу різних програм.

83. Який біт дескриптора і у який стан (0 чи 1) його потрібно задати, щоб дескриптор був системним? +

Четвертий біт визначає властивість сегмента. Якщо дескриптор описує сегмен пам’яті, то коду біт рівний 1, якщо значення цього біта 0 то він характеризує дескриптор системного сегменту.

84. Якого розміру сторінка може бути у процесорі Pentium? +

В ньому є можливість оперування сторінками розміром 4 Мбайт у режимі переадресування (Paging).

85. Назвіть режими адресування 16-розрядного процесора фірми Intel. +

Пряме адресування є найпростішим типом адресації – воно не використовує ніяких регістрів. Виконавчу адресу беруть безпосередньо з 16-бітового поля зміщення машинної команди. Ця пряма адреса однозначно визначає байт або слово пам'яті, які розміщені всередині сегмента. Для прямої адресації використовують два спеціальні види адресації: відносну та абсолютну. У випадку відносної адресації поле зміщення відображене 8-бітовим числом зі знаком. У разі абсолютної адресації частина команди є 32-бітовим вказівником, який визначає фізичну адресу у пам'яті МП 8086(88).

Непряме адресування. За такої адресації виконавчою адресою є вміст базового або індексних регістрів (BX, SI або DI). Завдяки цьому одна і та ж команда може звертатися до кількох різних ділянок пам'яті через просту зміну вмісту базового або індексного регістрів, які беруть участь у непрямому адресуванні. У разі непрямого адресування є один виняток: для команд JMP (перехід) і CALL (виклик процедур) виконавчою адресою може бути вміст будь-якого з 16-бітових регістрів загального призначення (AX, BX, CX, DX, SI, DI, BP, SP).

Непряме адресування зі зміщенням. У випадку такої адресації ВА визначена як сума зміщення і вмісту одного з регістрів – базового або індексного (BX, BP, SI, DI). Зміщення може бути 8-бітовим числом зі знаком або 16-бітовим без знака. У разі використання регістрів BX, SI за виконавчу адресу приймають переміщувану адресу поточного сегмента даних, базова адреса якої визначена регістром сегмента даних DS.

Базово-індексне адресування. За такого адресування виконавча адреса визначена як сума вмісту базового (ВХ або ВР) та індексного регістрів (SI або DI). Завдяки можливості зміни під час виконання програми вмісту базового та індексного регістрів базово-індексне адресування є дуже гнучким засобом доступу до різних ділянок комп'ютерної пам'яті.

Дата добавления: 2014-12-25