Внутренняя архитектура МП 8086, выполнение команды, формирование физического адреса

Разрядные микропроцессоры Intel Pentium 4 Extreme Edition и семейство микропроцессоров Pentium 4 6xx. Характеристики. Особенности работы при эксплуатации. Перспективы.

Двуядерные микропроцессоры. Целесообразность внедрения. Перспективы.

Многоя́дерный проце́ссор — центральный процессор, содержащий два и более вычислительных ядра на одном процессорном кристалле или в одном корпусе.

2 ядра. 2 физических ядра в одном проц.
Например Core I3, на каждом ядре есть технология Hyper Traiding и могут работать как 4хядерный - 2 физических и 2 логических ядра.
2 ядра – экономия электроэнергии, удобство размещения. Частоту 2х ядерного процессора можно увеличить. Быстрая скорость работы. Ядра могут обмениваться данными быстрее, нежели 2 разных ЦП.

Перспективы – все функции с материнской платы будут попадать в процессор.
Логическое ядро не может быть работать отдельно от физического ядра.

64-разряда МП означает его адресную шину. Кол-во ОП, которые может адресовать данный МП – 2 в 64 степени. Целесообразность внедрения – чем больше ОП адресуем, тем менее задействован ЖД, соответственно нет простоев ЦП.

В ОП можно поместить большое количество данных.
От 32х-разрядных МП отказались, т.к. 64х-разрядные адресуют большее кол-во памяти. Внутренние регистры увеличивают свою разрядность.

В упрощенном виде последовательность событий, происходящих в микропроцессоре при выполнении какой-либо программы, могла бы быть представлена следующим образом:

1) Выборка очередной команды из памяти.

2) Чтение операнда (если это требуется в соответствии с командой).

3) Исполнение команды.

4) Запись результата (если этого требует исполняемая команда).

В рамках ранее существовавших архитектур ЦП эти шаги выполнялись последовательно или с единственным перекрытием цикла выборки шины. Архитектура же процессора 8086 такова, что те же самые шаги распределяются. между различными внутренними блоками обработки данных. При этом исполнение команд возлагается на исполнительный блок (ИБ), а выборку команд, чтение операндов и запись результатов осуществляет блок интерфейса шины (БИШ); это распределение функций отображено на Рис. 7.3. Оба указанных блока работают независимо, и в большинстве случаев происходит интенсивное совмещение операций выборки команд и выполнения очередной команды. И Б исполняет команды, которые уже предварительно выбраны из ОЗУ посредством БИШ, и поэтому общее время выборки команд существенно сокращается.

Шестнадцатиразрядное арифметико-логическое устройство (АЛУ), входящее в аппаратные средства И Б, следит за флажками состояния и управляющими флажками ЦП, манипулирует регистрами общего назначения (РОН) и выполняет различные действия над операндами команд. Для быстрого осуществления внутренних пересылок регистры ИБ и линии данных сделаны 16-разрядными.

Исполнительный блок не имеет соединения с системной шиной, а адресованные ему команды получает из очереди, обслуживаемой БИШ. Всякий раз, когда некоторая команда требует обращения к памяти или определенному УВВ, исполнительный блок формирует запрос к БИШ на получение или запоминание данных.

Хотя при этом ИБ манипулирует только 16-разрядными адресами, БИШ способен выполнять переадресацию и обеспечивать таким образом доступ ИБ ко всему мегабайтному пространству адресов. Все операции взаимодействия с шиной ИБ выполняет при посредничестве БИШ; пересылка данных между ЦП и памятью или внешними устройствами реализуется по требованию ИБ.

Тогда, когда ИБ занят выполнением команд, БИШ выбирает из памяти очередные команды и помещает их во внутреннее ЗУПВ, в массив, называемый очередью потока команд. Микропроцессор 8086 позволяет хранить в такой очереди до 6 байт команд одновременно, благодаря чему в большинстве случаев БИШ обеспечивает загрузку ИБ предварительно выбранными командами без занятия системной шины.

Почти в любых обстоятельствах очередь потока команд содержит хотя бы один командный байт, и поэтому ИБ не простаивает в ожидании выборки очередной команды из памяти. Очередь образуется из команд, которые в ЗУ непосредственно примыкают к исполняемой в данный момент, т.е. располагаются в ячейках с большими адресами. Если вычислительный процесс протекает последовательно, команды соответствуют логике работы программы. При появлении команды передачи управления в другую ячейку БИШ формирует очередь заново после пересылки ИБ новой команды.

В ИБ имеется восемь 16-разрядных регистров, объединенных в две группы по четыре регистра в каждой. Первую группу составляют регистры данных (Н и L), а вторую - регистры указателей и индексные (Р и I). Любой регистр данных может использоваться как два 8-разрядных регистра или один 16-разрядный. Все остальные регистры ЦП всегда рассматриваются как 16-разрядные устройства. Регистров указателей два: указатель стека (УС), содержащий текущий адрес стека, и указатель базы (УБ), который обычно используется при обращении процессора 8086 к памяти. Пара индексных регистров индекс - регистр источника (ИИ) и индекс-регистр результата (ИР)] участвуют в операциях индексной адресации. Все перечисленные восемь регистров могут использоваться как единый блок, называемый накопительным регистром или аккумулятором.

БИШ содержит четыре 16-разрядных регистра адреса сегмента и один 16-разрядный указатель команд (УК), аналогичный счетчику команд в микропроцессорах 8080 и 8085. Все пространство памяти микропроцессора 8086 емкостью 1М байт разделено на сегменты по 64К байт. Обеспечивается прямой доступ ЦП сразу к четырем таким сегментам, базовые адреса которых содержатся в регистрах адреса сегмента (PC). Первый из сегментных регистров называется регистром программного сегмента (ПС). Он указывает на текущий сегмент программ, из которого производится выборка команд. Действительный адрес команды в памяти вычисляется путем сложения содержимого регистра ПС с содержимым УК. Второй регистр - регистр стекового сегмента (СС) определяет текущий стековый сегмент, в котором должны выполняться операции над стеком. Действительный адрес стека получается прибавлением содержимого регистра СС к содержимому УС исполнительного блока. Третий регистр - регистр информационного сегмента (ИС) указывает сегмент памяти, в котором в данный момент хранятся переменные выполняемой программы. Наконец, регистром добавочного сегмента (ДС) указывается текущий дополнительный сегмент памяти (четвертый блок емкостью 64К), в котором обычно хранятся данные. Все сегментные регистры доступны для программ и могут участвовать в их выполнении.

Рис. 7.3. Структура процессора.

Увеличение емкости памяти обеспечивает переход к мультипрограммированию, поэтому в микропроцессоре 8086 предусмотрено несколько мультипрограммных возможностей. Кроме того, в микропроцессор 8086 встроены некоторые средства, упрощающие реализацию мультипроцессорных систем, что позволяет применять его с другими процессорами, например с процессором числовых данных 8087.

Рис. 7.4. Разводка контактов корпуса микропроцессора 8086

На Рис. 7.4 приведена разводка контактов корпуса микропроцессора 8086. Он имеет 20 линий адреса, 16 из которых используются и как линии данных. Это обстоятельство приводит к тому, что на системную шину нельзя одновременно выдавать адреса и данные. Мультиплексирование адресов и данных во времени сокращает число контактов корпуса, но и замедляет скорость передачи данных. Однако благодаря тщательно разработанной временной диаграмме работы скорость передачи уменьшается не столь значительно, как этого следовало бы ожидать. Микропроцессор имеет 16 линий управление, предназначенных для сигналов квитирования во время передач данных и внешнего управления ЦП. Он рассчитан на одно напряжение питания +5 В и однофазную синхронизацию, частота которой достигает 5 МГц. (Модель 8086-2 имеет частоту синхронизации до 8 МГц, а модель 8086-1 — до 10МГц-) Два контакта 1 и 20 подключаются на землю.

16. Параллелизм на уровне программного и аппаратного обеспечения.

Это возможность распараллеливания команды на несколько процессов или ядер.
Сейчас параллелизм – логический, за счет Hyper traiding
Аппаратно – многоядерность, конвейер

Дата добавления: 2015-03-29