Принцип микропрограммного управления (МПУ). Понятие микропрограммы, микрокоманды, микропрограммный автомат

Принцип микропрограммного управления заключается в выработке управляющих сигналов путем последовательного считывания и декодирования информационных слов, расположенных в ячейках постоянной памяти. Одно информационное слово, считанное из постоянной памяти, представляет собой микрокоманду, содержащую информацию, управляющую отдельными действиями в машине в течение одного машинного такта.

Процесс функционирования вычислительной машины состоит из последовательности пересылок информации между ее узлами и элементарных действий, выполняемых в узлах. Понятие узла здесь трактуется весьма широко: от регистра до АЛУ или основной памяти. Также широко следует понимать и термин «элементарное действие». Это может быть установка регистра в некоторое состояние или выполнение операции в АЛУ. Любое элементарное действие производится при поступлении соответствующего сигнала управления (СУ) из микропрограммного автомата устройства управления. Возможная частота формирования сигналов на выходе автомата определяется синхронизирующими импульсами, поступающими от генератора тактовых импульсов (ГТИ).

Элементарные пересылки или преобразования информации, выполняемые в течение одного такта сигналов синхронизации, называются микрооперациями. В течение одного такта могут одновременно выполняться несколько микроопераций.

Совокупность сигналов управления, вызывающих микрооперации, выполняемые в одном такте, называют микрокомандой.

Относительно сложные действия, осуществляемые вычислительной машиной в процессе ее работы, реализуются как последовательность микроопераций и могут быть заданы последовательностью микрокоманд, называемой микропрограммой.

Реализует микропрограмму, то есть вырабатывает управляющие сигналы, задаваемые ее микрокомандами, микропрограммный автомат (МПА).

Микропрограммным автоматом называется блок управления, у которого схемная логика заменена постоянным запоминающим устройством (ПЗУ) микропрограмм.

28 Программируемая логическая матрица, как составная часть УУ. Пример.

Программируемые логические матрицы (ПЛМ) как и ППЗУ относятся к программируемым ИС двухступенчатой структуры, состоящей из двух последовательных матриц «Матрица И — матрица ИЛИ» [77]. ПЛМ отличается от ППЗУ тем, что в ППЗУ матрица И жесткая, а матрица ИЛИ программируемая, а в ПЛМ обе матрицы И и ИЛИ программируемые. Второе отличие состоит в том, что на ПЛМ можно реализовать не любую систему переключательных функций, как на ППЗУ, а лишь удовлетворяющую дополнительному ограничению: длина дизыонктивных нормальных форм воспроизводимых функцией не должна превышать числа переходных цепей между матрицами И и ИЛИ.

Структурная схема ПЛМ (рис. 7.22) состоит из входных и выходных буферных каскадов 1 и матрицы элементов И и ИЛИ 2. Входные буферы разгружают входные цепи и преобразуют однофазные входные сигналы в парафазные. Выходные буферы обеспечигают необходимую нагрузочную способность ПЛМ и стробируют ее с помощью входа выборки кристалла ВК, сигнал на котором либо разрешает работу ПЛМ, либо переводит выходы в состояние «Отключено».

Основными параметрами ПЛМ являются число входов 3, число переходных цепей (термов) 4 и число выходов 5. Структура матрицы И и ИЛИ состоит из горизонтальных и вертикальных шин, в узлах пересечения которых находятся элементы связи (ЭС), которые при программировании вводятся или устраняются (рис. 7.23,а).

Рис. 7.22.

В качестве ЭС могут служить рассмотренные ЗЭ, например, диоды в матрице 6 (рис. 7) и транзисторы в матрице Мили (рис. 7.23,в).

Рис. 7.23.

ПЛМ широко используются как и ППЗУ для реализации переключательных функций преобразования кодов, так и в качестве управляющей памяти ЭВМ с микропрограммным управлением. Следует отметить, что ППЗУ реализует наиболее развернутые формы представления функций (СДНФ) и для них не используется минимизация функций. Для ПЛМ реализуемую систему функций следует минимизировать. Для построения автоматов с памятью к ПЛМ добавляют триггеры (регистры).

ПЛМ с памятью имеет структуру, связанную с классической структурой автомата с памятью (рис. 7.24,а).

Результат данного шага обработки информации зависит от результатов предыдущих шагов: это обеспечивается обратной связью с регистра на вход матрицы Число внутренних состояний определяется числом триггеров (разрядностью q регистров) и не превышает .

Рис. 7.24.

Рис. 7.25.

Обычно ПЛМ с памятью выполняется как синхронное устройство — петля обратной связи активизируется только по разрешению тактовых сигналов. В оперативно программируемых ПЛМ элементы связи можно программировать многократно. Для этого в матрицах И и ИЛИ совместно с ЭС включают триггер, который может активизировать или блокировать ЭС в данном узле координатной сегки (рис. ).

Когда число N функций в системе больше числа выходов ПЛМ лплм), то несколько ПЛМ включают параллельно входом как число термов предполагается достаточным все ПЛМ можно запрограммировать на одни и те же темы. В противном случае, когда ПЛМ подключают дополнительные с тем же числом входов и выходов (рис. 7.25,б).

Рис. 7.26

(см. оригинал)

Рис. 7.27

(см. оригинал)

Таблица 7.3

Таблица 7.4

По входам ПЛМ включают параллельно, а соответствующие выходы соединяют по ИЛИ. При этом каждая матрица программируется на свои термы, затем из термов на выходах собираются нужные функции.

ПЛМ с памятью широко используют для построения последовательностных схем (счетчиков, регистров). Рассмотрим построение синхронного двоично-десятичного счетчика на -триггерах. Из таблицы истинности работы счетчика (табл. 7.3) и характеристической таблицы (табл. 7.4) составим карты Карно для каждого -входа триггеров счетчика (рис. 7.26).

Из карт Карно для счешика можно получить следующие уравнения:

На рис. 7.27 показана реализация уравнений счетчика с помощью ПЛМ с элементами памяти на -триггерах, выходы которых являются сигналами обратной связи для матрицы И. Таким образом, входной сигнал на триггере равен сумме членов произведения Эта величина равна , и на следующем тактовом импульсе будет действовать по цепн обратной связи как сигнал . Для других состояний счетчика все происходит аналогично.

29 Принцип управления с «жесткой логикой». Микропрограммный автомат с «жесткой логикой».

УА с жесткой (схемной, произвольной) логикой, при которой переключательные функции, необходимые для формирования заданной последовательности управляющих сигналов У, реализуются с помощью логических элементов с произвольными связями (обычно с применением схем с малой и средней степенями интеграции). Здесь используется аппаратный подход к реализации устройства.

Устройство управления с жесткой логикой имеет в своем составе такой микропрограммный автомат, выходные сигналы которого вырабатываются за счет соединения между собой логических схем. Исходной информацией служат содержащие команды флаги, тактовые импульсы и сигналы, поступающие с шины управления. Код операции, хранящийся в регистре команд, используется для определения того, какие управляющие сигналы и в какой последовательности должны формироваться.

Дешифратор кода операции преобразует код j-ой операции в единичный сигнал на j-ом выходе дешифратора.

Машинный цикл выполнения каждой команды состоит нескольких тактов. Сигналы управления вырабатываются в строго определенные моменты времени, то есть они привязаны к импульсам синхронизации. Процесс синтеза микропрограммного автомата с жесткой логикой называется структурным синтезом, который имеет следующие этапы:

· Выбор типа логики и запоминающих элементов

· Кодирование состояний автомата

· Синтез комбинационной схемы

Достоинства и недостатки:
Каждой микропрограмме соответствует свой набор логических схем с фиксированными связями между ними. Такие автоматы экономичны, обладают наибольшим быстродействием, но с возрастанием сложности усложняются и схемы автомата, и он становится труднореализуем. К тому же автомат имеет нулевую регулярность микропрограммной схемы (дорого) и неизменяемость.

30 Микропроцессоры с RISC архитектурой (Reduced Instruction Set Computing), особенности, назначение, использование. VLIW-архитектура.

Идеология RISC-архитектуры построения процессоров (Reduced INsTRuction Set ComputINg - вычисления с сокращенным набором команд) складывалась в конце 1970-х - начале 1980-х годов, когда потребовались новые идеи для повышения производительности процессоров. Выводы различных групп исследователей были обобщены в виде так называемого правила "80/20": 80 % времени выполнения программ занимает выполнение 20 % команд, входящих в состав системы команд. То есть в определении производительности процессора основную роль играет лишь пятая часть всех команд, остальные же команды встречаются достаточно редко, и время их выполнения существенного влияния на производительность процессора не оказывает. Исходя из этого было принято решение построить процессор, в котором выделенная небольшая группа команд выполнялась бы максимально быстро за счет ее аппаратной реализации, а остальные команды либо вообще удалялись из системы команд, либо реализовывались на микропрограммном уровне.

Сложившаяся в результате этого идеология RISC-архитектуры опиралась на следующие принципы:

· набор команд сокращен до 70-100 команд (вместо нескольких сотен у CISC -микропроцессоров);

· большинство команд выполняется за 1 такт, и лишь немногие - за несколько или даже несколько десятков тактов;

· все команды обработки данных оперируют только содержимым регистров процессора, а для обращения к более медленной оперативной памяти предусмотрены исключительно инструкции вида "загрузить в регистр" и "записать в память";

· команды имеют простой, четко заданный формат;

· из набора команд исключены редко используемые инструкции, а также команд, не вписывающихся в принятый формат;

· состав системы команд должен быть удобным для применения оптимизирующих компиляторов с языков высокого уровня.

Такой подход позволил уменьшить объем аппаратуры процессора за счет сокращения блока управления примерно в 10 раз, существенно увеличить тактовую частоту работы процессора и снизить его тепловыделение.

Несмотря на свое название, основой RISC -архитектуры является то, что вся обработка сосредоточена только во внутренних регистрах микро процессора.

Так как вся обработка проходит в регистрах, отпадает необходимость в большом количестве режимов адресации операндов, а в системе команд можно применять трехадресные команды, наиболее эффективные с точки зрения организации вычислительного процесса и в то же время не имеющие их главного недостатка - большой длины команды. Простой формат команды легко поддается декодированию на соответствующей ступени работы конвейера. Вспомним, что длина команды в CISC -архитектуре IA-32 меняется в пределах от 1 до 15 байт, а наличие, формат и назначение многих полей команды неоднозначны и определяются структурой других полей.

Естественно, что этот подход потребовал использования в микропроцессоре регистровой памяти большого объема (до 128 регистров). А для обеспечения согласованной работы быстрых внутренних конвейеров и относительно медленной оперативной памяти в RISC -микропроцессорах предусматривается кэш - память большой емкости.

Наличие большого количества регистров создает хорошую основу для работы оптимизирующих компиляторов, которые позволяют эффективно использовать все конвейеры микропроцессора.

Простой формат команды и ориентация на регистровую обработку позволили безболезненно внедрить в RISC -процессорах конвейерный принцип обработки информации.

Такая организация обеспечила существенное повышение производительности RISC -микропроцессоров по сравнению с микропроцессорами CISC -архитектуры. Это привело к преобладанию МП данного типа в тех областях, где производительность являлась основополагающим фактором, например, в серверах. В то же время они не нашли своего места на наиболее развитом рынке вычислительной техники - рынке персональных компьютеров. Тому есть несколько причин:

· дороговизна RISC -процессоров и систем на их основе: изначально эти процессоры были ориентированы на мощные рабочие станции и серверы, поэтому разработчики использовали в них решения, слишком дорогие для персональных компьютеров; даже специальные, "дешевые" варианты RISC -компьютеров стоили гораздо дороже сравнимых с ними ПК на базе процессоров Intel по причине малых объемов производства;

· отсутствие широких наработок в области программного обеспечения: традиционной операционной системой для персональных компьютеров была DOS, к ней впоследствии присоединились 16разрядные версии WINdows, под которые написано огромное количество популярных и хорошо знакомых пользователям программ. Различные RISC -платформы обычно использовали несовместимые между собой разновидности Unix, для которыхсуществовало значительно меньше программ, главным образом научно-технических (для рабочих станций) либо сетевых приложений (для серверов);

· RISC -процессоры по своему основополагающему положению обладают несовместимыми с х86 наборами команд, поэтому единственным способом исполнения кода х86 была эмуляция, которая снижала производительность от десятков до сотен процентов, что сводило на нет скоростные преимущества RISC -процессоров;

· отсутствие интереса к проникновению на этот рынок у самих производителей RISC -систем: многие "серьезные" фирмы вроде DEC или Sun полагали, что нет нужды удешевлять свои RISC -станции, потому что пользователи все равно выберут их системы из-за очевидных технических преимуществ.

Развитие архитектуры RISC -микропроцессоров шло по нескольким направлениям. За счет повышения технологических возможностей производства микропроцессоров смягчились требования к составу и форматам используемых команд. В настоящее время их системы команд расширились с первоначальных 70-100 до 100-120. Увеличилось также и количество используемых форматов команд. Однако основной принцип RISC -архитектуры остается неизменным: обработка данных выполняется только над содержимым внутренних регистров МП без обращения к оперативной памяти.

Вместо требования выполнения команды за один такт используется требование получения очередного результата в очередном такте работы, то есть фактически закреплен принцип конвейерной обработки данных.

Для обработки данных микропроцессоры получили не один, а несколько конвейеров со своими исполнительными устройствами.

Наиболее известными RISC -микропроцессорами в настоящее время являются МП семейства SPARC фирмы Sun Microsystems, Alpha 21х64 фирмы Digital EquIPment и Rx000 фирмы MIPS Computer Systems. За последние годы активно внедряются в различную аппаратуру RISC -микропроцессоры семейства PowerPC. Среди фирм, выпускающих RISC -микропроцессоры, находятся также Intel, Hewlett Packard.

Совместный проект компаний Apple, Motorola и IBM - микропроцессор PowerPC (Performance Optimization With Enhanced RISC) - был ориентирован на создание недорогого, но мощного RISC -процессора и платформы для него. До появления архитектуры Intel NetBurst процессоры PowerPC почти всегда превосходили чипы Intel в скорости вычислений с плавающей точкой на десятки процентов, при этом потребляя намного меньшую мощность. По различным причинам на заключительной стадии этого проекта среди разработчиков осталась лишь компания IBM.

31 Устройство управления. Назначение. Функции. Состав УУ. Назначение основных блоков.

Устройство управления — узел микропроцессора, выполняющий управление прочими компонентами. В задачи устройства управления входит выборка и декодирование потока инструкций, выдача кодов функций в исполнительные устройства, принятие решений по признакам результатов вычислений, синхронизация узлов микропроцессора.

В состав устройства управления входят следующие блоки:

§ Блок генерации адресов инструкций. Он содержит в себе регистр программного счётчика (program counter или instruction pointer), хранящий адрес считываемой из памяти инструкции, и модифицирующийся после выборки каждой инструкции.

§ Блок выборки инструкции, обеспечивающий считывание программ из памяти через устройство ввода-вывода. Он получает на вход адрес с блока генерации адреса инструкции, передаёт его на УВВ, получает с него данные по переданному адресу, и выдаёт на блок декодирования интсрукций.

§ Блок декодирования инструкций, производящий преобразование кодов инструкций в последовательность кодов функций, передаваемые на исполнительные устройства.

§ Блок переходов. Получает функциональные коды переходов и ветвлений, признаки результатов операций с функциональных устройств, проверяет истинность условия перехода, и передаёт сигнал на изменение программного счётчика.

§ Блок обработки исключений. Принимает извне сигналы исключительных ситуаций (прерывания, ошибки узлов микропроцессора, нарушение привилегий, команды-ловушки и пр.) и передаёт сигнал на переход по вектору исключения в случае обнаружения.

§ Блок отладки — необязательный. Служит для упрощения отладки программ. В его функциональность входит установка аппаратных точек останова (breakpoints), доступ к внутренним узлам процессора через специальный интерфейс. Доступ к блоку может быть как программный (через специальные инструкции), так и аппартный (через физический отладочный интерфейс).

Дата добавления: 2015-03-29