Комбинационные цифровые устройства

Как отмечено ранее, все цифровые устройства можно разделить на два класса – комбинационные схемы и конечные автоматы. Среди комбинационных схем (комбинационных цифровых устройств) можно выделить некоторые типовые, наиболее часто используемые на практике. Обычно их производят серийно на промышленных предприятиях в виде интегральных микросхем. Рассмотрим некоторые из таких цифровых устройств.

5.9.1 Шифраторы, дешифраторы и преобразователи кодов

Шифратором называется комбинационное цифровое устройство, преобразующее десятичные числа (или цифры) в двоичные коды. При этом каждому входу может быть поставлено в соответствие десятичное число, а набор выходных логических сигналов соответствует двоичному эквиваленту (коду) этого десятичного числа. Шифратор может быть использован, например, для перевода десятичных чисел, набранных на клавиатуре кнопочного пульта управления, в двоичные числа.

Если количество входов т шифратора связано соотношением т = 2 ^п, где п – число выходов, то такой шифратор называется полным. Если же , то шифратор называется неполным. Так, например, для преобразования кода кнопочного пульта (цифры от 0 до 9) в двоичный код шифратор должен иметь десять входов и четыре выхода. При этом полное число возможных входов равно т = 2⁴ = 16. Следовательно, шифратор будет неполным.

Пример условного графического обозначения шифратора и таблица истинности, описывающая соответствие между значениями его входных переменных и выходных функций показаны на рисунке 5.27. Из рисунка видно, что рассматриваемый шифратор предназначен для преобразования десятичных чисел от 0 до 9 в двоичный код. При этом предполагается, что сигнал, соответствующий логической единице, подается только на один вход.

Используя данную таблицу истинности и применяя методику, изложенную ранее, можно разработать функциональную схему шифратора в выбранном базисе логических элементов.

На практике находят применение шифраторы с приоритетом. В таких шифраторах двоичный код на выходе соответствует наивысшему номеру входа, на который подан сигнал логической единицы, то есть на приоритетный шифратор допускается подавать сигналы логической 1 одновременно на несколько входов, при этом он выставляет на выходе код числа, соответствующего входу с большим номером (старшему входу).

Десят. число	Двоичный код
у 4	у 3	у 2	у 1

Рисунок 5.27 – УГО и таблица истинности шифратора

Дешифратором называется комбинационное цифровое устройство, преобразующее п-разрядный двоичный код в логический сигнал заданного уровня (логическая единица или логический ноль), появляющийся на том выходе, десятичный номер которого соответствует входному двоичному коду.

Как и шифратор, дешифратор может быть полным или неполным. Число входов п и выходов т в полном дешифраторе связано соотношением т = 2 ^п. Если в работе дешифратора используется неполное число выходов, то есть , то такой дешифратор называется неполным. Так, например, дешифратор, имеющий 4 входа и 16 выходов, будет полным, а если число выходов равно только 10, то он являлся бы неполным.

Пример условного графического обозначения дешифратора и таблица истинности, описывающая соответствие между значениями его входных переменных и выходных функций показаны на рисунке 5.28.

Двоичный код	Десят. число
х 4	х 3	х 2	х 1

Рисунок 5.28 – УГО и таблица истинности дешифратора

В зависимости от значения входных переменных (входного двоичного кода) на одном из выходов дешифратора, десятичный номер которого соответствует входному двоичному коду, устанавливается уровень логической 1, а на остальных выходах поддерживаются уровни логического нуля. Например, если на вход дешифратора подан двоичный код «0101», то на выходе с номером 5 (у ₅) установится уровень логической 1, а на остальных выходах дешифратора будут поддерживаться уровни логического 0.

Буквы А (А1, …, А8 соответственно) на УГО дешифратора обозначают адрес, то есть, на входы с такими обозначениями поступает адрес выхода, на котором следует установить уровень логической единицы.

Выходы дешифратора могут быть инверсными. В этом случае на активном выходе (то есть на выходе с заданным адресом) устанавливается уровень логического нуля, а на остальных поддерживается уровень логической единицы. УГО дешифратора с инверсными выходами показано на рисунке 5.29.

В некоторых случаях в одном корпусе ИМС может размещаться несколько дешифраторов, например, как показано на рисунке 5.30 (ИМС КР531ИД14). Входы Е, показанные на рисунке, называются входами разрешения. Указанная ИМС содержит два дешифратора 2´4, то есть каждый дешифратор имеет два информационных входа и четыре инверсных выхода, а также инверсный вход разрешения.

Рисунок 5.29 – УГО дешифратора с инверсными выходами

Рисунок 5.30 – Условное графическое обозначение

ИМС КР531ИД14

В ИМС, УГО которой приведено на рисунке 5.30, при наличии уровня логической 1 на входе разрешения Е на всех выходах соответствующего дешифратора устанавливаются уровни логической 1. При Е = 0 логический 0 появляется на том выходе дешифратора, номер которого соответствует десятичному эквиваленту двоичного числа, поданного на информационные входы рассматриваемого дешифратора.

Преобразователями кодов называют устройства, предназначенные для преобразования одного кода в другой. На УГО преобразователи кодов обозначают через X/Y. Преобразователи кодов в виде ИМС выпускаются для выполнения таких операций, как преобразования двоично-десятичного кода в двоичный (или наоборот), для преобразования двоичного кода в код Грея, для преобразования двоичного кода в код управления шкальными или матричными индикаторами и др.

В качестве примера рассмотрим ИМС К155ПП5 (рисунок 5.31, а), представляющую собой преобразователь двоично-десятичного кода в код семисегментного индикатора.

а б

Рисунок 5.31 – УГО ИМС К155ПП5 (а) и нумерация сегментов

семисегментного индикатора (б)

Семисегментный индикатор (рисунок 5.31, б) предназначен для вывода информации в виде десятичных цифр (или каких-либо символов, например «П», «Р», «Г» и т. д.). «Подсвечивание» того или иного сегмента обеспечивается подачей на него напряжения, соответствующего уровню логического 0. Преобразователь кода К155ПП5 позволяет выводить на индикацию десятичные цифры от 0 до 9. Таблица истинности преобразователя показана на рисунке 5.32.

Чтобы отобразить на индикаторе, например, цифру 3, необходимо на информационные входы преобразователя (1, 2, 4, 8) подать код «0011».

Вход Е используется либо для осуществления индикации (подачей на него логического 0), либо для гашения индикатора (подачей на него логической 1).

Десятичн. цифра	Входной код	Номера сегментов
8	4	2	1	1	2	3	4	5	6	7

Рисунок 5.32 – Таблица истинности преобразователя кода К155ПП5

5.9.2 Мультиплексоры и демультиплексоры

Мультиплексором называют комбинационное цифровое устройство, обеспечивающее передачу в желаемом порядке цифровой информации с одного из нескольких входов на один выход. Мультиплексоры обозначают через MUX или MS.

Таким образом мультиплексор имеет несколько (в общем случае п) информационных входов и один выход. Кроме информационных входов в мультиплексоре имеются адресные входы, а также может использоваться вход разрешения. Двоичный код на адресных входах определяет, какой конкретно информационный канал подключен к выходу. Если между числом информационных входов п и числом адресных входов т действует соотношение п = 2 ^т, то такой мультиплексор называют полным. Если п < 2 ^т, то мультиплексор называют неполным.

Условное графическое обозначение полного мультиплексора на восемь входов показано на рисунке 5.33. Входы А1, А2 и А3 являются адресными (управляющими). Чтобы, например, передать информацию со входа с номером 4 (Х₄) на выход у, на адресных входах должен быть установлен двоичный код адреса «100» (то есть А₁ = 0, А₂ = 0, А₃ = 1).

Рисунок 5.33 – УГО мультиплексора на восемь входов

На рисунке 5.34 показано УГО селектора-мультиплексора на восемь каналов К155КП7. В нем информационные входы обозначены как D0, D1, … D7, а адресные – 1, 2, 4. Вход разрешения V1 используют для расширения функциональных возможностей мультиплексора: для наращивания разрядности мультиплексора, синхронизации его работы с работой других узлов. В частности, высокий уровень сигнала на входе V1 запрещает подключение выбранного с помощью адреса входа к выходу. Чтобы передать информацию со входов на выход, на входе V1 должен быть установлен сигнал разрешения (логический 0).

Рисунок 5.34 – УГО селектора-мультиплексора К155КП7

Мультиплексоры могут быть как цифровыми, так и аналоговыми. В цифровых мультиплексорах на информационные входы подают напряжение, соответствующее логическим уровням «0» или «1». В аналоговых мультиплексорах входное напряжение, подлежащее передаче на выход (напряжение на информационных входах), может быть любого уровня (в заданных пределах, обычно – милливольты … вольты).

Демультиплексор – это устройство, передающее сигналы с одного информационного входа х на один из выходов y_i в зависимости от управляющего сигнала, заданного двоичным кодом. Управляющий сигнал, как и в случае мультиплексора, называется адресом.

Таким образом, демультиплексор имеет один информационный вход, т адресных входов и п информационных выходов. Если между числом информационных выходов п и числом адресных входов т действует соотношение п = 2 ^т, то такой демультиплексор называют полным. Если п < 2 ^т, то демультиплексор называют неполным.

Как правило, демультиплексор выполняют на основе дешифратора DC (рисунок 5.35, а). Управляющий сигнал УС (код адреса) позволяет задать номер выхода y_i, на который следует передать информацию (логический 0 или 1) с информационного входа х. Вход С используется для синхронизации работы демультиплексора, а вход EN является входом разрешения.

Функционирует демультиплексор следующим образом. При высоких уровнях напряжений (уровень логической 1) на входах С и EN подача управляющего сигнала на адресные входы (1, 2, 4) обеспечивает появление уровня логической 1 на одном из выходов дешифратора. Например, при подаче управляющего кода «001» уровень логической 1 устанавливается на выходе 1 дешифратора DC. При этом входной сигнал х пройдет на выход демультиплексора лишь через тот конъюнктор, на который от дешифратора подается разрешающий единичный уровень, то есть через второй сверху (рисунок 5.35, а) конъюнктор на выход у ₂.

В общем случае демультиплексор может быть синхронным или асинхронным.

УГО демультиплексора с четырьмя выходами показано на рисунке 5.35, б. Демультиплексоры обозначают как DMX или DMS.

Мультиплексоры и демультиплексоры часто называют коммутаторами.

а б

Рисунок 5.35 – Функциональная схема (а) и УГО (б) демультиплексора

Использование КМОП-технологии позволяет построить двунаправленные ключи, обладающие возможностью пропускать ток в обоих направлениях и передавать не только цифровые, но и аналоговые сигналы. На основе двунаправленных ключей строят мультиплексоры-демультиплексоры – цифровые устройства, которые могут выполнять функции и мультиплексоров, и демультиплексоров. Мультиплексоры-демультиплексоры обозначают на УГО через МХ. В качестве примера на рисунке 5.36 приведено УГО мультиплексора-демультиплексора К561КП1.

Рисунок 5.36 – УГО мультиплексора-демультиплексора К561КП1

ИМС К561КП1 может использоваться как два четырехвходовых мультиплексора 4 ® 1, либо как два демультиплексора 1 ® 4. Она содержит один общий инверсный вход разрешения Е и два общих адресных входа (1, 2). При подаче логической 1 на вход разрешения выходы отключаются от информационных входов и переходят в высокоимпедансное состояние. В таком режиме информация со входа на выход, либо с выхода на вход не передается.

При подаче на вход Е логического 0, происходит соединение одного из информационных входов (в соответствии с кодом на адресных входах) с выходом в каждом из двух мультиплексоров. Поскольку это состояние происходит при помощи двунаправленных ключей на КМОП-транзисторах, то сигнал может передаваться как со входов на выход (режим мультиплексора), так и с выхода на входы (режим демультиплексора). Кроме того, передаваемый сигнал может быть как аналоговым, так и цифровым.

5.9.3 Сумматоры

Сумматором называется комбинационное цифровое устройство, предназначенное для выполнения операции арифметического сложения двух п-разрядных двоичных чисел.

Сумматоры являются одним из основных узлов арифметико-логического устройства ЭВМ. По числу выводов различают: полусумматоры, одноразрядные сумматоры, многоразрядные сумматоры.

Полусумматором (неполным сумматором) называется комбинационное цифровое устройство, предназначенное для сложения двух одноразрядных кодов и формирования из них сигналов суммы и переноса в старший разряд. Полусумматор имеет два входа и два выхода.

Таблица истинности полусумматора представлена на рисунке 5.37. Буквами А и В в таблице обозначены входные одноразрядные двоичные числа, S – выход младшего разряда суммы, Р – выход переноса в старший разряд.

Логические выражения для выходных функций S и Р имеют вид:

, (5.11)

. (5.12)

В выражении (5.11) символом Å обозначена логическая операция «исключающее ИЛИ» (сложение по модулю 2).

А	В	s	р

Рисунок 5.37 – Таблица истинности полусумматора

Поскольку полусумматор имеет только два входа, он может использоваться лишь для сложения цифр младшего разряда двоичного многоразрядного числа.

Функциональная схема полусумматора, реализованного на основе логического элемента исключающее ИЛИ и логического элемента И, представлена на рисунке 5.38, а, УГО полусумматора – на рисунке 5.38, б.

а б

Рисунок 5.38 – Функциональная схема (а) и УГО (б)

полусумматора

Одноразрядным сумматором называется комбинационное цифровое устройство, предназначенное для сложения двух одноразрядных кодов (А и В) и формирующее из сигналов входных слагаемых и сигнала переноса из младшего разряда Р _-1 сигналы суммы S и переноса в старший разряд P. Одноразрядный сумматор в соответствии с назначением имеет три входа и два выхода.

Таблица истинности и УГО одноразрядного сумматора представлены на рисунке 5.39.

А	В	Р -1	s	р

Рисунок 5.39 – Таблица истинности и УГО одноразрядного сумматора

Многоразрядным сумматором называется комбинационное цифровое устройство, предназначенное для сложения двух многоразрядных двоичных кодов, которое формирует на выходе код суммы и сигнал переноса в случае, если результат сложения не может быть представлен кодом, разрядность которого совпадает с разрядностью кодов слагаемых.

Многоразрядный сумматор может быть реализован на основе одноразрядного.

Многоразрядные сумматоры, в свою очередь, подразделяются на последовательные и параллельные.

В последовательных сумматорах операция сложения выполняется последовательно разряд за разрядом, начиная с младшего. При этом выходы переноса Р микросхем младших разрядов подключают ко входам переноса Р _-1 микросхем старших разрядов. Отдельные разряды слагаемых подают на входы А и В микросхем соответствующих разрядов, а с их выходов S снимают разряды результата суммирования. Выход переноса Р микросхемы самого старшего разряда является выходом переноса результата суммирования всего п -разрядного двоичного числа. На рисунке 5.40 в качестве примера показана функциональная схема последовательного трехразрядного сумматора, реализованного на основе трех одноразрядных сумматоров.

Рисунок 5.40 – функциональная схема последовательного

трехразрядного сумматора

В параллельных сумматорах все разряды входных двоичных многоразрядных чисел суммируются одновременно.

Различают комбинационные сумматоры – устройства, которые не имеют собственной памяти, и накапливающие сумматоры с собственной внутренней памятью, в которой аккумулируются результаты выполненной операции. При этом каждое очередное слагаемое прибавляется к тому значению, которое имелось в устройстве.

По способу тактирования различают синхронные и асинхронные сумматоры. В синхронных сумматорах время выполнения операции арифметического сложения двух кодов не зависит от вида самих кодов и всегда остается постоянным. В асинхронных сумматорах время выполнения операции зависит от вида слагаемых. Поэтому по завершении выполнения суммирования необходимо вырабатывать специальный сигнал завершения операции.

Дата добавления: 2015-05-06