Последовательностные цифровые устройства

Как отмечалось ранее, последовательностные цифровые устройства являются автоматами с памятью. В качестве элементов памяти во всех конечных автоматах используются триггеры, способные фиксировать и хранить значение логического нуля или логической единицы. Триггеры, используемые в цифровых устройствах, реализуют на базе логических элементов.

5.10.1 Триггеры

Триггер – простейшее последовательностное цифровое устройство, обладающее способностью длительное время находиться в одном из двух возможных состояний и переходить из одного состояния в другое лишь под воздействием внешних информационных сигналов.

В отличие от комбинационных логических схем, триггеры – это логические устройства с памятью. Их выходные сигналы в общем случае зависят не только от сигналов, приложенных к входам в данный момент времени, но и от сигналов, воздействовавших на них ранее (то есть, от внутреннего состояния триггера).

Входы триггера разделяют на информационные и управляющие (вспомогательные). Информационные входы используются для управления состоянием триггера. Управляющие входы обычно используются для предварительной установки триггера в одно из двух возможных состояний («0» или «1») и для синхронизации.

Триггеры, как правило, имеют 2 выхода: прямой Q и инверсный .

Общепринятые обозначения входов триггеров и их назначение показаны в таблице 5.5.

Таблица 5.5

Обозначение	Назначение
S	Вход установки триггера в состояние «1»
R	Вход установки триггера в состояние «0»
T	Счетный вход триггера
J	Вход установки в состояние «1» в универсальном триггере
K	Вход установки в состояние «0» в универсальном триггере
D	Информационный вход установки триггера в состояние «0» или «1» (задержка)
V	Управляющий вход для разрешения приема информации
C	Вход синхронизации – разрешает схеме управления запись информации в триггер

В зависимости от свойств, числа и назначения входов триггеры можно разделить на несколько видов. При этом классификация триггеров может быть выполнена по нескольким признакам. Наиболее распространенной является классификация:

- по способу записи информации (асинхронные, синхронные);

- по способу синхронизации (статические, динамические);

- по способу организации логических связей.

По способу организации логических связей триггеры делятся на следующие классы:

- с раздельной установкой состояния «0» и «1» (RS -триггер);

- универсальный (JK -триггер);

- с приемом информации по одному входу D (D -триггер или элемент задержки на один такт);

- со счетным входом Т (Т -триггер).

В асинхронных триггерах изменение состояния происходит непосредственно в момент появления соответствующего информационного сигнала на входах R, S, J, K, D или Т. В синхронном триггере изменение состояния (в соответствии с поданными информационными сигналами) может произойти только в момент присутствия соответствующего сигнала на входе синхронизации С. При этом синхронизация может осуществляться импульсом (потенциалом) или фронтом импульса (перепадом потенциала из низкого уровня в высокий или из высокого в низкий). В первом случае сигналы на информационных входах оказывают влияние на состояние триггера только при разрешающем потенциале на входе С. Во втором случае воздействие информационных сигналов проявляется только в момент изменения потенциала на входе С. Универсальные триггеры могут работать как в синхронном, так и в асинхронном режимах.

Закон функционирования триггеров обычно описывают таблицей переходов, которую иногда также называют таблицей истинности.

Кратко рассмотрим некоторые основные типы триггеров.

5.10.1.1 RS-триггер. Условное графическое обозначение и таблица переходов асинхронного RS -триггера приведены на рисунке 5.40.

RS -триггер имеет два информационных входа S (от английского set) и R (от английского reset) и два выхода – прямой Q и инверсный . В таблице переходов (рисунок 5.40) символом Q_t обозначены логические уровни на прямом выходе в момент воздействия на входах соответствующих информационных сигналов, а символом Q_{t +1} – логические уровни на прямом выходе в следующий момент времени (то есть в следующем такте).

Для физической реализации RS -триггера можно использовать логические элементы И-НЕ или ИЛИ-НЕ. В частности, функциональная схема RS -триггера, реализованного на базе логических элементов ИЛИ-НЕ, приведена на рисунке 5.41.

Номер набора	R	S	Qt	Qt +1
				1
				*
				*

Рисунок 5.40 – Условное графическое обозначение и таблица

переходов асинхронного RS -триггера

Рисунок 5.41 – Функциональная схема RS -триггера

При подаче на вход S схемы логической 1, на инверсном выходе формируется уровень логического 0. Поскольку этот сигнал по цепи обратной связи подается на один из входов нижнего элемента ИЛИ-НЕ, на втором входе которого (вход R) также действует сигнал логического 0, то на выходе Q устанавливается уровень логической 1. В таком состоянии триггер может находиться сколь угодно долго, пока на вход R не будет подан сигнал логической 1. Подача логической 1 на вход R переведет триггер в состояние 0 (то есть на выходе Q устанавливается уровень логического 0).

Для RS -триггера комбинация информационных сигналов S = 1 и R = 1 является запрещенной. При одновременной подаче информационных сигналов с уровнем логической 1 на входы S и R, состояние триггера будет неопределенным (в таблице переходов обозначено символом «*»): на его выходе Q может быть «0» или «1».

Условное графическое обозначение синхронного RS -триггера показано на рисунке 5.42. Переключение RS -триггера, изображенного на рисунке, производится только при наличии сигнала логической 1 на одном из информационных входов и сигнала логической 1 на входе синхронизации С. Таким образом, при С = 1 таблица переходов синхронного RS -триггера будет совпадать с таблицей переходов асинхронного RS -триггера (рисунок 5.40). Если же С = 0, то независимо от того, какие значения принимают информационные сигналы на входах R и S, триггер будет находиться в режиме хранения информации (то есть логические уровни сигналов на выходах триггера в момент времени t +1 будут такие же, как и в момент времени t).

Рисунок 5.42 – УГО синхронного RS -триггера

5.10.1.2 D-триггер. D -триггер (элемент задержки на один такт) используют, как правило, со входом синхронизации. УГО и таблица переходов синхронного D -триггера показаны на рисунке 5.43.

Как видно из таблицы истинности, при С = 0 в D -триггере обеспечивается хранение ранее записанной информации. При С = 1 в триггер осуществляется запись информации, поданной на информационный вход D, с последующим ее хранением. По этой причине D -триггер еще имеет другое название – триггер-защелка.

Номер набора	C	D	Qt	Qt +1
				0

Рисунок 5.43 – УГО и таблица переходов синхронного D -триггера

Если инверсный выход D -триггера соединить с его информационным входом, а на вход С подавать последовательность импульсов, то на выходах триггера будет сформирована последовательность импульсов, частота повторения которых в два раза меньше частоты повторения импульсов на входе С (рисунок 5.44). Таким образом, D -триггер может выполнять функцию делителя частоты с коэффициентом деления 2.

Рисунок 5.44 – Использование D -триггера в качестве делителя частоты

Как отмечалось ранее, в последовательностных цифровых устройствах может применяться статическая или динамическая синхронизация. В случае динамической синхронизации входы синхронизации имеют определенное обозначение (рисунок 5.45). В частности, обозначение синхровхода, показанное на рисунках 5.45, а и б, указывает на то, что передача информации со входа на выход устройства будет производиться при переходе синхроимпульса от низкого уровня к высокому (по переднему фронту импульса), а на рисунках 5.45 в и г – что передача информации будет производиться при переходе синхроимпульса от высокого уровня к низкому (по заднему фронту импульса).

а б в г

Рисунок 5.45 – Обозначение входов динамической синхронизации

на УГО цифровых микросхем

На рисунке 5.46 приведен пример УГО интегральной микросхемы К561ТМ2, содержащей два D -триггера с динамической синхронизацией передним фронтом синхроимпульса. Каждый триггер имеет входы асинхронной установки в единичное (если S = 1, то Q = 1) или в нулевое (если R = 1, то Q = 0) состояние. При S = R = 0 каждый из триггеров работает как D -триггер, повторяя на выходе Q сигнал, действующий на входе D во время переднего фронта синхроимпульса.

Функцию асинхронного D -триггера может выполнять RS -триггер, включенный, как показано на рисунке 5.47. Действительно, если на вход схемы подать сигнал, соответствующий логической 1 (D = 1), то на выходе триггера также установится логическая 1 (Q = 1), а если информационным сигналом является логический 0 (D = 0), то и на выходе схемы будет присутствовать логический 0 (то есть Q = 0).

Рисунок 5.46 – УГО интегральной микросхемы К561ТМ2

Рисунок 5.47 – Асинхронный D -триггер, реализованный на основе

RS -триггера

5.10.1.3 Т-триггер. Такой триггер еще называют счетным триггером. Он является одновходовым устройством с двумя устойчивыми состояниями, изменяющимися каждый раз на противоположные при подаче на вход Т информационного сигнала, соответствующего логической 1. УГО и таблица переходов Т -триггера показаны на рисунке 5.48.

Номер набора	Т	Qt	Qt +1

Рисунок 5.48 – УГО и таблица переходов Т -триггера

Характерной особенностью Т-триггера является то, что частота изменения уровня сигнала на его выходах в два раза меньше частоты сигнала на входе Т. Следовательно, функцию Т-триггера может выполнять синхронный D-триггер, включенный, как показано на рисунке 5.44, при использовании в качестве информационного входа Т – входа синхронизации С.

5.10.1.4 JK-триггер. Условное графическое обозначение и таблица переходов JK-триггера показаны на рисунке 5.49. Он относится к двухвходовым устройствам и функционирует по правилам, похожим на правила функционирования RS -триггера. Отличием является лишь то, что комбинация входных сигналов J = K = 1 для JK -триггера не является запрещенной. При одновременной подаче на входы J и K сигналов, соответствующих логической 1, JK -триггер функционирует как Т -триггер.

Как видно из таблицы истинности синхронного JK -триггера, при С = 0 в нем обеспечивается режим хранения информации, а при С = 1 он функционирует как RS -триггер (за исключением случая, когда J = K = 1). При этом вход K JK -триггера выполняет функцию входа R RS -триггера, а вход J JK -триггера – функцию входа S RS -триггера.

JK -триггер относится к разряду универсальных, поскольку на его основе можно реализовать схемы, выполняющие функции RS -, D - и T -триггеров. Для выполнения функции RS -триггера JK -триггер можно использовать, не вводя никаких дополнительных связей и узлов. Примеры реализации на основе JK -триггера D -триггера и Т -триггера показаны, соответственно, на рисунке 5.50, а и 5.50, б, в.

Номер набора	C	K	J	Qt	Qt +1
0 … 7		*	*	Qt	Qt
					1

Рисунок 5.49 – Условное графическое обозначение и таблица

переходов JK-триггера

а б в

Рисунок 5.50 – Включение JK -триггера в качестве D -триггера (а)

и Т -триггера (б, в)

5.10.1.5 Эффект «состязания» в конечных автоматах. Как было показано ранее, любое последовательностное цифровое устройство состоит из двух основных частей – комбинационной схемы и памяти (запоминающей части). При этом выходные и входные цепи конечного автомата, как правило, соединены линиями обратной связи. Цифровые устройства, имеющие такую структуру, характеризуются нестабильностью работы. В них при наличии синхросигнала в течение одного тактового интервала может происходить несколько переключений (устройство может несколько раз изменять свое состояние). Описанное явление получило название эффекта «состязаний».

Устранение указанного явления возможно несколькими способами. Наиболее распространенным является использование двухтактной (двухступенчатой) схемы построения конечного автомата. Вчастности, при построении триггеров используется так называемая MS -структура (от англ. master, slave – «ведущий» и «ведомый»). Упрощенная структура триггера MS -типа показана на рисунке 5.51. Схема содержит два одноступенчатых триггера и два электронных ключа.

Рисунок 5.51 – Упрощенная структура триггера MS -типа

При разрешающем уровне синхроимпульса входные информационные сигналы переводят ведущий триггер в соответствующее состояние, при этом ведомый триггер находится в режиме хранения информации, поскольку для него уровень синхроимпульса является запрещающим. Соответственно при запрещающем уровне синхроимпульса на входе двухступенчатого триггера происходит передача информации с выхода ведущего триггера на выход ведомого, поскольку такой уровень синхроимпульса для ведомого триггера является разрешающим. Таким образом, фактически двухступенчатый триггер срабатывает при изменении сигнала синхронизации от «1» к «0». При этом выходные сигналы триггера определяются теми входными информационными сигналами, которые имели место непосредственно перед отрицательным фронтом сигнала синхронизации.

УГО двухступенчатых триггеров отличается тем, что в основном поле помещается две буквы Т, как показано на рисунке 5.52.

Рисунок 5.52 – Двухступенчатые триггеры

5.10.2 Счетчики

Счетчиком называют последовательностное цифровое устройство, предназначенное для выполнения микроопераций счета и хранения кода числа подсчитанных импульсов. Счетчики находят применение в ЭВМ для формирования адресов команд, подсчета числа выполненных операций и др.

Для синтеза счетчиков используются D -, T - или JK -триггеры, соединенные определенным образом.

Существуют различные схемы счетчиков, отличающихся назначением, типом используемых триггеров, организацией связи между ними, порядком смены состояний. С учетом этого различают несколько способов классификации счетчиков. В частности, по порядку изменения выходного кода счетчики делятся на счетчики с естественным и произвольным порядком счета. В счетчиках с естественным порядком счета значение кода (как правило, двоичного) каждого последующего состояния счетчика отличается на единицу от кода предыдущего состояния. В счетчиках с произвольным порядком счета значения кодов соседних состояний могут отличаться более чем на единицу.

В зависимости от «направления» изменения выходного кода счетчики делят на простые (суммирующие или вычитающие) и реверсивные. Если выходные коды счетчика при поступлении входных импульсов изменяются в возрастающем порядке, то счетчик называют суммирующим, если в убывающем порядке – вычитающим. Счетчики, у которых выходной код может изменяться как в возрастающем, так и в убывающем порядке, называют реверсивными.

По способу формирования внутренних связей различают счетчики:

- с последовательным переносом;

- с параллельным переносом;

- с комбинированным переносом;

- кольцевые.

Одним из основных параметров счетчика является модуль счета (коэффициент пересчета) K_сч. Модулем счета называется количество разрешенных состояний счетчика. Он характеризует максимальное число импульсов, поступающих на вход счетчика, которое может быть им сосчитано. После поступления K_сч входных импульсов счетчик возвращается в исходное состояние и подсчет импульсов начинается сначала. Так, например, в счетчике с модулем счета K_сч = 10 на выходе последовательно будут формироваться двоичные коды чисел: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 0, 1, 2, 3 и т. д.

Взависимости от модуля счета (способа кодирования внутренних состояний) различают счетчики:

- двоичные;

- двоично-десятичные;

- с произвольным постоянным модулем счета;

- с переменным модулем счета.

Двоичными называются счетчики, у которых K_сч = 2 ^т, где т – положительное целое число. У остальных счетчиков K_сч ¹ 2 ^т.

Счетчики делят на три большие группы: синхронные, асинхронные потенциальные и асинхронные импульсные. Если для работы счетчика требуется наличие синхросигнала, то такой счетчик называют синхронным. Счетчики, которые работают без синхросигналов, называют асинхронными. В асинхронных потенциальных счетчиках изменение выходного двоичного кода происходит при наличии разрешенного уровня сигнала на счетном входе, а в асинхронных импульсных – при переходе входного сигнала от низкого к высокому (или от высокого к низкому) уровню. В интегральном исполнении выпускаются только синхронные и асинхронные импульсные счетчики.

Для построения двоичного счетчика наиболее удобно использовать Т -триггер (или D -, JK -триггеры, включенные в режиме счетного триггера). Такой триггер, по существу, является простейшим счетчиком с модулем счета 2. Если последовательно соединить несколько счетных триггеров, то можно получить многоразрядный двоичный счетчик. На рисунке 5.53, а приведен пример трехразрядного двоичного суммирующего счетчика (K_сч = 8), реализованного на основе Т -триггеров с прямым динамическим счетным входом (изменение выходного двоичного кода происходит по переднему фронту импульсов, поступающих на вход). На рисунке 5.53, б показаны временные диаграммы, поясняющие работу счетчика.

а

б

Рисунок 5.53 – Функциональная схема трехразрядного двоичного

суммирующего счетчика (а) и временные диаграммы его работы (б)

Как видно из рисунка 5.53, б, двоичный код, задаваемый логическими состояниями прямых выходов триггеров (выходов счетчика), соответствует порядковому номеру входного счетного импульса С. При подаче восьмого импульса счетчик возвращается в исходное состояние, после чего процессы повторяются. Таким образом, модуль счета рассмотренного счетчика составляет K_сч = 2³ = 8. Добавив в схему еще один Т -триггер, получим суммирующий счетчик с модулем счета K_сч = 16.

На рисунке 5.54 приведена функциональная схема и условное графическое обозначение четырехразрядного асинхронного суммирующего счетчика с последовательным переносом К155ИЕ5. В основном поле УГО для обозначения счетчика используют сочетание СТ (от английского counter).

Рисунок 5.54 – Функциональная схема и УГО ИМС К155ИЕ5

Обозначение выводов 1 и 14 на УГО указывает на то, что изменение состояний счетчика происходит по перепаду входных импульсов от высокого к низкому уровню.

ИМС К155ИЕ5 содержит четыре счетных триггера с инверсными динамическими счетными входами, причем, как видно из рисунка 5.54, вход и выход первого триггера являются изолированными от других триггеров, а оставшиеся три триггера образуют трехразрядный двоичный счетчик. Таким образом, в ИМС К155ИЕ5 содержится как бы два счетчика: первый – с коэффициентом счета 2, второй – с коэффициентом счета 8. При соединении между собой выводов 12 и 1 образуется четырехразрядный суммирующий счетчик с модулем счета K_сч = 16.

В счетчике предусмотрена установка выходов в нулевое состояние (сброс триггеров). С этой целью используются выводы 2 и 3 ИМС. При подаче логической 1 одновременно на два входа установки R, объединенных по схеме И, на выходах счетчика устанавливается код «0000» (то есть счетчик «обнуляется»). Наличие таких входов установки позволяет строить счетчики с различными модулями счета без использования дополнительных логических элементов. Для этого используют метод управляемого сброса, т. е. формируют сигнал сброса триггеров счетчика появлением на выходе счетчика кода, совпадающего с требуемым модулем счета.

Так, например, на микросхеме К155ИЕ5 можно получить счетчик с модулем счета K_сч = 10, соединяя выводы 9 и 11 с выводами 2 и 3 (рисунок 5.55).

Рисунок 5.55 – Счетчик с модулем счета K_сч = 10

на основе ИМС К155ИЕ5

Аналогично ИМС К155ИЕ5 устроены ИМС К155ИЕ2 и К155ИЕ4 – недвоичные счетчики с модулями счета K_сч = 10 и K_сч = 12 соответственно.

ИМС К155ИЕ2 называется двоично-десятичным счетчиком, поскольку формируемые на его выходах двоичные коды соответствуют числу подсчитанных входных импульсов в десятичной системе счисления от 0 до 9.

В некоторых типах счетчиков имеется возможность устанавливать исходное состояние отличным от нулевого. Примером могут служить ИМС реверсивных счетчиков с параллельным переносом серии 155 (рисунок 5.56).

На рисунке 5.56, а приведено УГО ИМС К155ИЕ6 – двоично-десятичного реверсивного счетчика. Направление счета определяется тем, на какой вывод счетчика («+1» или «–1») поступают входные импульсы.

а б

Рисунок 5.56 – УГО реверсивных счетчиков К155ИЕ6 (а)

и К155ИЕ7 (б)

Параллельный код для предварительной установки счетчика подают на информационные входы D1, …, D4. Сигнал разрешения параллельной загрузки С (при С = 0) останавливает счет и позволяет подготовленным на входах D1, …, D4 данным загрузиться в счетчик. Вход R предназначен для сброса счетчика. При высоком уровне напряжения на этом входе (R = 1) на выходе счетчика формируется код «0000». Операции параллельной загрузки и сброса счетчика – асинхронные.

Если на вход С подан сигнал логической 1, а на вход R – логического 0, то перепады импульсов (от низкого к высокому уровню) на входах «+1» или «–1» приводят к изменению содержимого счетчика: если импульсы поступают на вход «+1», то содержимое счетчика увеличивается на 1, а если на «–1» – то уменьшается на 1.

Выходы счетчика «³ 9» (прямого переноса) и «£ 0» (обратного переноса) используются для увеличения модуля счета (то есть для построения счетчиков с модулем счета K_сч > 10). При этом выход «³ 9» должен быть подключен ко входу «+1» следующего каскада, а выход «£ 0» – ко входу «–1» следующего каскада.

ИМС К155ИЕ7, УГО которой показано на рисунке 5. 56, б, является двоичным реверсивным счетчиком с модулем счета K_сч = 16. Назначение выводов и функционирование счетчика аналогично назначению выводов и функционированию счетчика К155ИЕ6.

5.10.3 Регистры

Регистром называется последовательностное цифровое устройство, предназначенное для хранения п-разрядного машинного слова и выполнения над ним различных логических операций.

Типовыми операциями, реализуемыми с помощью регистров, являются:

- прием машинного слова в регистр;

- выдача машинного слова из регистра;

- преобразование последовательного кода машинного слова в параллельный и наоборот;

- сдвиг машинного слова влево или вправо на заданное число разрядов;

- установка регистра в начальное состояние (сброс).

Информация в регистрах хранится в виде двоичного кода, то есть, представлена комбинацией логических единиц и логических нулей.

В качестве элементов памяти в регистре используется совокупность триггеров, число которых равно разрядности регистра (числу разрядов двоичного слова, подлежащего хранению). Как правило – это RS -, JK - и D -триггеры. Кроме этого регистр содержит комбинационную схему, позволяющую выполнять над двоичным словом перечисленные выше операции.

Основным классификационным признаком, по которому различают регистры, является способ записи информации. По этому признаку можно выделить регистры следующих типов:

- параллельные;

- последовательные;

- комбинированные (последовательно-параллельные).

По направлению передачи информации различают регистры однонаправленные и реверсивные.

Регистры являются синхронными цифровыми устройствами. При этом синхронизация может быть статической или динамической.

Рассмотрим некоторые особенности построения регистров.

Параллельные регистры используются для кратковременного хранения двоичных чисел, представленных в параллельном коде. Такие регистры еще называют регистрами памяти. Параллельные регистры являются самыми быстродействующими: время ввода многоразрядного двоичного числа в такой регистр равно времени ввода одного разряда числа.

В качестве примера на рисунке 5.57 приведена функциональная схема параллельного однонаправленного трехразрядного регистра, реализованного на D -триггерах.

Рисунок 5.57 – Функциональная схема параллельного однонаправленного

трехразрядного регистра

При наличии сигнала логической 1 на входе С (рисунок 5.57), D -триггеры на своих выходах Q1, Q2, Q3 повторяют значения сигналов на входах D1, D2 и D3 (информационные входы) соответственно. Таким образом, для параллельного ввода информации в регистр достаточно установить на информационных входах соответствующие логические уровни двоичного кода и подать синхроимпульс на вход С. Разрядность регистра достаточно просто наращивается добавлением необходимого числа триггеров.

Последовательный регистр предназначен для кратковременного хранения информации, но, в отличие от параллельного регистра, в нем осуществляется логическая операция сдвига кода хранимого числа на требуемое число разрядов. Быстродействие последовательного регистра (время ввода информации) гораздо ниже быстродействия параллельного регистра и зависит от числа разрядов двоичного кода. Время ввода машинного слова в регистр последовательного типа равно t_вв = тТ, где т – число разрядов вводимого двоичного кода, Т – период следования синхроимпульсов. Последовательный регистр, как и параллельный, может быть реализован на базе RS -, JK - или D -триггеров.

На рисунке 5.58 приведена функциональная схема последовательного однонаправленного четырехразрядного регистра, реализованного на D -триггерах. Ввод информации в регистр осуществляется по одному последовательному каналу V.

Рисунок 5.58 – функциональная схема последовательного однонаправленного

четырехразрядного регистра

Чтобы исключить неоднозначность записи информации в триггеры счетчика, целесообразно использовать триггеры с динамической синхронизацией. Вчастности, в регистре, схема которого показана на рисунке 5.58, запись информации осуществляется передним фронтом синхроимпульса (перепад напряжения от низкого к высокому уровню).

Рассмотрим функционирование последовательного регистра. Предположим, что в исходном состоянии регистр «обнулен» (то есть Q1 = Q2 = Q3 = Q4 = 0) и в него необходимо записать четырехразрядный двоичный код «1011». При последовательной записи информации данные должны поступать на вход V регистра по одному биту в каждом такте. Тогда первым тактирующим импульсом «1» младшего разряда с входа V передается на выход первого и, соответственно, вход второго триггеров. С приходом второго тактирующего импульса эта «1» передается на выход второго (вход третьего) триггера, а на выход первого триггера запишется «1» следующего разряда двоичного кода, поступившая на вход V счетчика. За четыре такта все двоичное четырехразрядное слово будет введено в регистр. Процесс ввода информации проиллюстрирован в таблице 5.6.

Таблица 5.6

№ такта	Данные	Q1	Q2	Q3	Q4

При вводе информации в последовательный регистр осуществляется сдвиг исходного кода вправо. Поэтому последовательные регистры еще называют регистрами сдвига. Считать информацию с такого регистра можно либо параллельным кодом (одновременно со всех выходов Q1 … Q4), либо последовательным. При считывании данных последовательным кодом необходимо использовать выход Q4.

Рассмотрим несколько примеров реализации регистров в интегральном исполнении. На рисунке 5.59, а приведено УГО ИМС К555ИР8. Эта ИМС представляет собой восьмиразрядный регистр последовательного типа (регистр сдвига). Триггеры регистра устанавливаются в нулевое состояние при подаче на вход R уровня «0». Если поддерживать такой уровень длительное время, то запись информации в триггер производиться не будет.

Запись информации с любого из входов D (выводы 1 или 2 ИМС) и ее сдвиг в сторону выходов с большими номерами происходит в момент перехода синхроимпульса на входе С от низкого к высокому уровню.

Основное назначение ИМС К555ИР8 – преобразование последовательного двоичного кода в параллельный.

а б

Рисунок 5.59 – УГО интегральных микросхем

К555ИР8 (а) и К555ИР9 (б)

ИМС К555ИР9 (рисунок 5.59, б) – восьмиразрядный регистр последовательного типа с возможностью параллельной записи и последовательного считывания информации. При вводе информации, представленной последовательным кодом, используется вход D0 регистра. Входы D1 … D8 предназначены для параллельного ввода информации в регистр. Запись и сдвиг информации осуществляется при наличии синхроимпульса на одном из равноправных входов С (выводы 2 или 15 ИМС) – в момент перехода синхроимпульса от низкого к высокому уровню. При этом на другом входе должен поддерживаться уровень «0». Уровень «1» на одном из входов С запрещает переключение триггеров регистра (то есть запись информации). Вход S предназначен для выбора режима работы регистра: при S = 0 информация с входов D1 … D8 параллельным кодом записывается в триггеры регистра; при S = 1 информация с входа D0 сдвигается к выходам (выводы 7 и 9 ИМС) по одному биту в каждом такте (с каждым поступившим синхроимпульсом). Регистр оснащен двумя выходами 8 – прямым (вывод 9 ИМС) и инверсным (вывод 7 ИМС).

Еще одним примером регистров в интегральном исполнении является ИМС К555ИР11 – универсальный четырехразрядный реверсивный регистр сдвига, в который можно записывать информацию последовательным или параллельным кодом, а также сдвигать ее вправо или влево. УГО ИМС К555ИР11 показано на рисунке 5.60.

Рисунок 5.60 – УГО универсального четырехразрядного

реверсивного регистра сдвига К555ИР11

Микросхема К555ИР11 имеет входы D1... D4 для ввода информации, представленной параллельным кодом, и входы для подачи сигналов при последовательной записи и сдвиге вправо (в сторону возрастания номеров выходов) DR или влево (в сторону убывания номеров выходов) DL. Входы SR и SL являются управляющими. С их помощью задают один из нескольких режимов работы регистра. Вход С предназначен для подачи тактовых импульсов, вход R – для сброса триггеров регистра.

При подаче уровня «0» на вход R происходит сброс регистра (триггеры регистра устанавливаются в нулевое состояние). При уровне «1» на входе R режим работы регистра определяется сигналами на входах SR и SL. В частности:

- при SR = 1, SL = 0 передним фронтом положительного импульса на входе С информация, приходящая на вход DR, записывается последовательно в регистр и сдвигается вправо (в сторону старших разрядов);

- при SR = 0, SL = 1 передним фронтом положительного импульса на входе С информация, приходящая на вход DL, записывается последовательно в регистр и сдвигается влево (в сторону младших разрядов);

- при SR = 1 и SL = 1 передним фронтом положительного импульса на входе С обеспечивается запись информации, представленной параллельным кодом, со входов D1... D4 на выходы 1 … 4;

- при SR = 0 и SL = 0 обеспечивается хранение информации (при любых изменениях сигналов на входах триггеры регистра не переключаются).

На основе ИМС К555ИР11 достаточно просто строить регистры большей разрядности (восьмиразрядные, двенадцатиразрядные и т. д.). Для этого достаточно вход DL регистра, предназначенного для хранения младшей тетрады двоичного кода соединить с выходом младшего разряда регистра, предназначенного для хранения старшей тетрады, а вход DR регистра, предназначенного для хранения старшей тетрады двоичного кода соединить с выходом старшего разряда регистра, предназначенного для хранения младшей тетрады.

Дата добавления: 2015-05-06