Схемотехника триггеров

В составе практически всех серий цифровых ИС имеются ИС триггеров различных типов. Естественно, что триггер с требуемой логикой функционирования может быть спроектирован и на россыпи ЛЭ того или иного функционально полного набора ЛЭ.

Синтез схемы триггера обычно осуществляется по его характеристическому уравнению. Приведем последовательность необходимых для этого действий на примере синтеза RS-триггеров.

Асинхронный RS-триггер. Схема асинхронного RS-триггера, соответствующая характеристическому уравнению (6) может быть построена на ЛЭ любого функционально полного набора. Однако, оптимальное схемное решение получают при использовании ЛЭ монофункциональных наборов “И-НЕ” или “ИЛИ-НЕ”.

Для синтеза схемы асинхронного триггера на ЛЭ “И-НЕ” преобразуем (6) к виду

(6.1)

Соответствующая (6.1) кольцевая схема соединения двух ЛЭ “И-НЕ” приведена на рис. 6, а.

Для построения схемы асинхронного RS-триггера на ЛЭ “ИЛИ-НЕ” преобразуем (6) к выбранному базису ЛЭ. Для этого, используя правило де Моргана, перепишем (6) в виде

Проинвертировав полученные соотношения, получим

(6.2)

Соответствующая (6.2) схема асинхронного RS-триггера на ЛЭ “ИЛИ-НЕ” приведена на рис.6, б.

Из сопоставления рис. 6,а 6,б можно заключить, что схема триггера не меняется при замене одних ЛЭ другими, меняются местами только входы или выходы схемы.

Анализ (6.1) и (6.2) показывает, что асинхронный RS-триггер на ЛЭ “ИЛИ-НЕ” управляется входными сигналами R и S, а на ЛЭ “И-НЕ” – инверсными сигналами и . Другими словами, устанавливающими (переключающими) сигналами для триггера на ЛЭ “ИЛИ-НЕ” являются сигналы уровня логической “1”, а для триггера на ЛЭ “И-НЕ” – уровня логического “0”.

При одновременной подаче переключающих сигналов на оба входа (R = S =1 для триггера на ЛЭ “ИЛИ-НЕ”) или (R = S =0 для триггера на ЛЭ “И-НЕ”) триггер распадается на два автономных инвертора. При этом на его обоих выходах будет сигнал уровня “0” (для триггера на ЛЭ “ИЛИ-НЕ”) или уровня “1” (для триггера на ЛЭ “И-НЕ”), т.е. схема теряет триггерные свойства и поэтому указанные комбинации входных сигналов являются запрещенными.

Переходы асинхронных RS-триггеров, построенных на ЛЭ “ИЛИ-НЕ” и “И-НЕ” приведены в табл. 4 и 5, а на рис. 7 – временные диаграммы, поясняющие работу триггера на ЛЭ “И-НЕ”.

Синхронный RS-триггер. Для получения характеристического уравнения синхронного RS-триггера составим его таблицу переходов, подобную табл. 3, введя в нее третью входную переменную – сигнал синхронизации С. При С =1 триггер изменяет свое состояние в соответствии с логикой функционирования асинхронного триггера, а при С =0 состояния триггера остаются неизменными.

Из таблицы переходов выпишем СДНФ характеристического уравнения, которые после их минимизации имеют вид

(8)

Для построения схемы синхронного RS-триггера в базисе ЛЭ “И-НЕ” дважды проинвертируем (8), в результате получим

(8.1)

Схема, реализующая эти уравнения, приведена на рис.8.

Основой схемы является асинхронный RS-триггер на элементах 3 и 4 (ограничен пунктирным прямоугольником), а элементы 1 и 2 образуют схему входной логики. При С =0 на выходах элементов 1 и 2 действуют единичные сигналы и асинхронный триггер, для которого эти сигналы являются входными, не изменяет своего состояния. Если С =1, то для сигналов S и R элементы 1 и 2 становятся инверторами и асинхронный триггер получает нулевой устанавливающий сигнал от входа, на котором действует единичный сигнал. Следовательно, устанавливающими (переключающими) сигналами для синхронного RS-триггера являются сигналы уровня логической “1”. Временные диаграммы синхронного RS-триггера изображены на рис. 9.

Синхронный D-триггер. Триггер реализует задержку входного сигнала D с помощью тактирования, принимая сигнал только по разрешению тактового сигнала С. Из характеристического уравнения синхронного D-триггера

(9)

видно, что при наличии синхронизирующего сигнала (С^k =1) триггер переходит в состояние D^k: , а при его отсутствии (С^k =0) триггер сохраняет свое состояние: .

Схему синхронного D-триггера легко получить из схемы синхронного RS-триггера (рис. 8). Действительно, если ввести в схему входной логики следующие изменения: заменить входы R и S одним входом – D, соединить выход ЛЭ1 со входом ЛЭ2 (вводимые изменения показаны на рис. 8 штриховыми линиями), то получаем схему, реализующую уравнение (9).

Условное графическое изображение синхронного D-триггера и его временные характеристики приведены на рис. 10.

Т-триггер может быть получен из синхронного RS-триггера (рис. 11, а). Действительно, если синхровход RS-триггера обозначить через Т, его прямой выход соединить со входом R (т.е. сделать R=Q), а инверсный выход со входом С (т.е. сделать S= ), то характеристическое уравнение синхронного RS-триггера (8) преобразуется к виду, совпадающему с характеристическим уравнением Т-триггера(4).

Однако, как правило, Т-триггер получают из схем синхронных D- или JK-триггеров.

Если обозначить вход синхронизации D-триггера через Т, а его инверсный выход соединить со входом D, т.е. сделать D= (рис. 11,б), то характеристическое уравнение D-триггера (9) примет вид, соответствующий Т-триггеру (4).

Для преобразования JK-триггера в Т-триггер достаточно объединить все его входы (рис. 11,в). Если этот вход обозначить через Т (т.е. сделать J=K=C=T), то характеристическое уравнение JK-триггера (7) преобразуется к виду, совпадающему с характеристическим уравнением Т-триггера (4).

Рис. 11. Преобразование RS-(а), D-(б) и JK-(в) триггеров в Т-триггер

Временные диаграммы Т-триггера изображены на рис. 12.

Характерной особенностью Т-триггеров является то, что частота изменения выходных сигналов в два раза меньше частоты входных (см. рис. 12). Это свойство Т-триггеров используется при построении на их основе делителей частоты следования импульсов и двоичных счетчиков.

На основе JK-триг­геров можно реализовать и остальные основные типы триггеров.

Работа RS-триггера совпадает с работой JK-триггера во всем за исключением запрещенных входных комбинаций для RS-триггера. Следовательно, при использовании JK-триггера в качестве RS-триггера достаточно вход J обозначить через S, а вход R – через K.

Условия преобразования JK-триггера в D-триггер найдем из сопоставления их характеристических уравнений (7) и (5). Они становятся тождественными, если вход J обозначить через D, а сигнал на входе К сделать равным . Отсюда следует, что для преобразования JK-триггера в D-триггер достаточно объединить вход J со входом К через инвертор (рис. 13).

ИС триггеров наряду с информационными и тактовыми входами обычно имеют асинхронные входы для установки начального состояния триггера. Таких входов может быть два: асинхронной установки единицы (обозначается S) и асинхронной установки нуля (обозначается R). Некоторые ИС триггеров имеют только один из входов (обычно R). Асинхронные входы являются доминирующими, т.е. воздействия по ним осуществляется независимо от сигналов на других входах, которые при этом игнорируются. Как следует из названия, время появления установочных сигналов может быть любым. Если эти сигналы снимаются, то обусловленное ими состояние триггера сохраняется до первого активного изменения синхросигнала, которое определит новое состояние триггера в соответствии с его информационными входами.

В современных сериях цифровых ИС триггеры представлены достаточно широко и разнообразно. Приведем описание работы наиболее популярных ИС триггеров 155 серии: К155ТМ2 и К155ТВ1.

ИС К155ТМ2 содержит два автономных синхронных D-триггера, имеющих общую цепь питания. Каждый из триггеров (рис. 14) имеет информационный вход D, вход синхронизации С, а также два инверсных асинхронных входа начальной установки S и R (т.е. активный уровень для них – низкий). Если на входы начальной установки одновременно подать сигналы низкого уровня, состояние триггера окажется неопределенным. Триггер устанавливается в состояние, определяемое сигналом на входе D, по положительному перепаду (фронту) синхроимпульса С. Переходы триггера представлены в табл. 6.

ИС К155ТВ1 (рис. 15) – универсальный JK-триггер со структурой M-S и, следовательно, тактируемый срезом синхроимпульса. Триггер имеет инверсные асинхронные входы начальной установки S и R. Каждый из информационных входов J и K снабжен трехвходовым логическим элементом И (входная логика), поэтому у ИС три входа J (J1 - J3) и три входа К (К1 - К3).

Управление состоянием триггера происходит согласно табл. 7.

По п. 2.3 – условия, обеспечивающие преобразование JK-триггера в D- и Т-триггеры и их таблицы переходов.

4. Контрольные вопросы

1. Приведите определение ПЦУ.

2. Приведите определение триггера, перечислите его отличительные особенности.

3. Какие признаки используют при классификации триггеров?

4. Что такое таблица переходов триггера? Изобразите таблицы переходов известных вам типов триггеров.

5. Что такое характеристическое уравнение триггера? Запишите характеристические уравнения известных вам типов триггеров.

6. Изобразите временные диаграммы известных вам типов триггеров.

7. В чем отличие синхронных триггеров, управляемых уровнем, от триггеров с динамическим управлением?

8. Объясните принцип действия двухступенчатого D-триггера с М-S структурой.

9. Докажите возможность преобразования синхронного RS-триггера в D-триггер; JK-триггера в D- и Т-триггеры, D-триггера в Т-триггер.

10. С какой целью ИС триггеров дополняют асинхронными входами?

Дата добавления: 2015-05-09