Мета роботи

Виконання лабораторного завдання.

Виконання домашнього завдання.

5.1.1 Схема дослідження за п. 3.1.

5.1.2 Очікувані діаграми роботи за п. 3.2.

5.1.3 Форми таблиць 4.1 та 4.2.

5.2.1 Таблиця 4.1.

5.2.2 Висновки за п. 4.2.3.

5.2.3 Часова діаграма роботи за п. 4.3.7.

5.2.4 Таблиця 4.2.

5.2.5 Висновки за п. 4.3.8.

6 Ключові запитання

6.1 Принцип дії лічильника та подільника частоти.

6.2 Зв’язок між кількістю двійкових розрядів та місткістю лічильника.

6.3 Зв’язок між кількістю двійкових розрядів та коефіцієнтом поділення частоти.

Лабораторна робота № 3

Дослідження регістрів зсуву

Після виконання роботи студент повинен вміти складати схеми регістрів зсуву.

2 Ключові положення

Регістрами називаються послідовнісні пристрої, які виконують функцію приймання, запам’ятовування і передавання інформації. Інформація в регістрі зберігається за видом числа (слова), зображеного комбінацією сигналів 0 та 1. Кожному розряду числа, що записаний в регістр, відповідає свій розряд, побудований, як правило, на базі тригерів RS -, D - або JК - типу. На регістрах можна виконувати операції перетворення інформації з одного виду на інший, наприклад, послідовного коду в паралельний. Регістри можуть використовуватися для виконання деяких логічних операцій, наприклад, логічне порозрядне множення.

Основною класифікаційною відзнакою, за якою відрізняють регістри, є спосіб запису і зчитування двійкової інформації. За цією відзнакою розрізняють три типи регістрів: послідовні, паралельні та паралельно-послідовні.

В послідовних регістрах запис і зчитування інформації здійснюються послідовно за часом, тобто почергово. Вони мають послідовні виходи. Інформація записується шляхом послідовного зсуву числа синхроімпульсами. Тому регістри послідовного типу носять назву регістрів зсуву.

В паралельних регістрах, які мають паралельні входи та виходи, запис інформації виконуються одночасно в усіх розрядах за один такт керування. Такі регістри називають регістрами пам’яті.

Паралельно-послідовні регістри мають або паралельний вхід та послідовний вихід, або послідовний вхід та паралельний вихід. В перших регістрах інформація записується одночасно по паралельних входах, а зчитується почергово, в других – записується почергово, а зчитується паралельно. Паралельно-послідовні регістри можуть бути як регістрами зсуву, так і регістрами пам’яті.

За способом приймання та передавання інформації послідовні, паралельні та послідовно-паралельні регістри поділяються на чотири типи:

– регістри типу SISO – з послідовним входом та послідовним виходом;

– регістри типу SIPO – з послідовним входом та паралельним виходом;

– регістри типу PISO – з паралельним входом та послідовним виходом;

– регістри типу PIPO – з паралельними входом і виходом.

Найбільш універсальними вважаються регістри, які мають у своєму складі одноразово послідовні і паралельні входи й виходи. Такі регістри називаються регістрами з послідовно-паралельним прийманням інформації та послідовно-паралельною передаванням.

Послідовні регістри. Послідовні регістри, або регістри зсуву призначені для виконання операцій зсуву двійкової інформації під дією зовнішніх синхроімпульсів.

Основною класифікаційною відзнакою регістрів зсуву є спосіб керування зсувом числа. Ця відзнака припускає поділ регістрів зсуву за числом тактових синхроімпульсів, необхідних для виконання операції зсуву інформації на один розряд.

Бувають регістри зсуву однотактової та багатотактової дій. Особливість перших полягає в тому, що зсув числа на один розряд виконується за допомогою одного синхроімпульсу. У багатотактних регістрах зсув числа на один розряд здійснюється, як мінімум, за два імпульси зсуву. В свою чергу обидва види регістрів класифікуються за трьома відзнаками: видом електричного зв’язку між розрядами, напрямком зсуву та способом приймання і передавання інформації.

За видом електричного зв’язку між розрядами послідовні регістри поділяються на однопровідні, двопровідні та регістри зі змішаним типом зв’язків. Однопровідні регістри будуються на тригерах D -типу, двопровідні – на RS - або JK -тригерах, а треті – на сумісно використаних тригерах RS - і D - або JK - і D - типів.

За напрямком зсуву регістри відрізняються за трьома відзнаками:

– регістри, що виконують зсув числа від старших до молодших розрядів називаються регістрами зсуву вправо;

– регістри, що виконують зсув числа від молодших до старших розрядів – регістри зсуву вліво;

– регістри, що виконують зсув як вправо, так і вліво – реверсивні регістри зсуву.

Основне призначення регістрів послідовної дії – це зсув інформації, яка подається на вхід у двійковому коді. В якості таких регістрів можна використовувати типи SISO та SIPO, тобто регістри з послідовними входами.

На рис. 2.1 наведені схема та умовне позначення регістра зсуву на чотирьох двотактових синхронних D -тригерах.

Регістр має один інформаційний вхід D, на який надходить інформація у вигляді послідовності імпульсів, і керуючий вхід С, на який подаються синхронізуючі імпульси.

На паралельних виходах регістра Q ₁… Q ₄ інформація з’являється одночасно, а на послідовному виході Р – тільки по одному біту.

Перший тригер D1 відповідає за молодший розряд кожного слова інформації, а D4 – за старший, якщо вважати, що інформація надходить, починаючи зі старшого розряду. З надходженням черги синхронізуючих імпульсів одночасно на динамічні входи С усіх D -тригерів, для яких активним сигналом є фронт, вихід кожного тригера набуватиме стану попереднього по черзі слідкування синхроімпульсів.

Роботу регістра, схема якого наведена на рис. 2.1 наочно ілюструє часова діаграма його роботи (рис. 2.2).

Якщо на інформаційний вхід D регістра надійшла одиниця на момент t ₁, то вона підготовить до установлення тільки тригер першого молодшого розряду D1. Входи D тригерів D2, D3 і D4 залишаються під нульовими потенціалами.

Зріз першого синхроімпульсу в момент t ₁ установлює тригер D1 і на його виході буде Q ₁ = 1. Ця інформація передається до тригера D2 і одиничний потенціал на вході D підготовлює D2 до установлення.

Другий синхроімпульс в момент t ₂ установлює тригер D2 і змінює потенціал на його виході Q ₂ з нуля на одиницю.

З приходом третього синхроімпульсу в момент t ₃ на виході Q ₃ з’являється рівень логічної одиниці.

Четвертий синхроімпульс в момент t ₄ установлює тригер D4 і на його виході Q ₄ потенціал дорівнює 1.

Таким чином, у розглянутій схемі здійснюється зсув логічної одиниці, що надійшла на вхід D регістра з першого розряду до старшого послідовно за дією синхроімпульсів, які керують по входу С операцією зсуву. Такий регістр носить назву регістра зсуву вліво.

Слід зауважити на те, що зсув вправо чи вліво залежить і від того, як надходить інформація послідовного двійкового числа на вхід D регістра: починаючи з молодшого або зі старшого розряду.

Регістр, що має чотири тригера або чотири розряди, може прийняти інформацію, яка складається з чотирьох бітів.

Для запису і зчитування інформації у даному регістрі потрібно мати чотири такти синхроімпульсів (за числом розрядів регістра). Зчитування інформації з регістра, яка після припинення подачі тактових імпульсів зберігатиметься на його виходах Q ₁, Q ₂, Q ₃, і Q ₄, можна виконати в паралельному коді одночасно з чотирьох означених виходів або в послідовному коді, з виходу останнього тригера D4.

Регістри зсуву багатотактової дії використовують у приладах, для яких швидкодія не обмежена, а визначним фактором є знижка апаратно-енергетичних витрат. Схема багатотактового регістра зсуву на тригерах D -типу наведена на рис. 2.3.

Для керування таким регістром потрібні окремий синхроімпульс на вході С для запису інформації та серія синхроімпульсів С ₁ – С ₃, кількість яких дорівнює числу розрядів регістра.

Перший тригер D0 носить назву додаткового. Він відіграє роль проміжного запам‘ятовувача одного біта інформації, що надходить до послідовного входу D.

Запис відбувається з приходом першого синхроімпульсу на вхід синхронізації С ₁ першого тригера D1. Регістр (рис. 2.3) – трирозрядний, бо має три основних тригери: D1, D2, і D3.

Зсув відбувається в наступному такті за допомогою послідовно сформованих синхроімпульсів, що такт за тактом з’являються на синхровходах С ₁, С ₂, С ₃.

Перший розряд зсувається за три такти до тригера D3. Загальне число синхроімпульсів для зсуву першого розряду дорівнює 4 (1 запис + 3 зсуви). Другий розряд першим синхроімпульсом записується у додатковий тригер D0, а за допомогою 2-х синхроімпульсів (С ₀ та С ₁) пересувається до тригера D1.

Пересув другого розряду виконується за дією трьох синхроімпульсів, а третього – чотирьох сінхроімпульсів.

Аналіз кількості імпульсів дозволяє зробити висновок, що для запису повного n -розрядного слова або зсуву n -розрядів в регістрах даного типу потрібно мати імпульсів зсуву:

n * n = n ². (2.1)

Підвищити швидкодію регістрів багатотактової дії можна шляхом розбивки регістра на окремі групи.

Недоліком регістрів зсуву багатотактової дії є не тільки мала швидкодія, а й складна схема керування зсувом. Однак наявність багатотактної схеми зсуву виключає явище міжкаскадних “гонок” і збільшує функціональну надійність регістра.

Двонаправлені або реверсивні регістри зсуву здатні зсувати записану інформацію і вправо, і вліво.

Промисловістю випускаються універсальні реверсивні регістри, які мають і паралельні, і послідовний входи.

На рис. 2.4 наведено умовне позначення універсального регістра зсуву.

Тут:

D ₀ – послідовний вхід;

D ₁… D ₄ – паралельні входи;

С ₁, С ₂ – тактові входи;

V – керуючий вхід;

Q ₁… Q ₄ – паралельні виходи.

Напрям зсуву визначається рівнем сигналу (1 або 0) на керуючому вході V.

Інформацію з виходів можна знімати або в паралельному з виходів Q ₁… Q ₄, або в послідовному коді з виходу Q ₄.

На базі регістрів зсуву можна будувати функціональні вузли. Зсув інформації на один розряд вправо або вліво виконує арифметичні операції відповідно або ділення, або множення на два.

Регістр зсуву може виконувати функцію лічильника, якщо на його послідовний вхід D подати одиницю. На базі регістрів зсуву можна будувати цифрові лінії затримки.

Регістри зсуву, що утримують лише одну одиницю, можуть виконувати роль лічильника, який відображує число імпульсів, які надійшли на його вхід, станом одиниці на лінійній шкалі. Це, наприклад, лампочка, яка світиться, вказуючи номер поверху в ліфті. Якщо на вхід зсуву такого лічильника подати імпульси тактового генератора, то можна отримати прилад, який розподіляє опорні тактові імпульси по декількох фазах синхронізації.

У системах радіозв’язку та радіолокації регістри зсуву застосовують для побудови радіозамків, двійкових кореляторів та інших пристроїв складного оброблення радіосигналів.

Щодо розрядності регістрів зсуву, то їїможна збільшити їхнім каскадним з’єднанням (рис. 2.5).

Для здійснення каскадного з’єднання двох регістрів D1 і D2 необхідно вихід старшого розряду Q₄ попереднього регістра D1 поєднати з інформаційним входом D наступного регістра D2 та охопити синхровходи С загальною шиною. Тоді після розряду Q₄ наступним буде розряд Q₅, потім Q₆ і т.д.

Паралельні регістри. Паралельні регістри або регістри пам’яті – це багаторозрядні регістри типу PIРO паралельної дії з паралельними входами та паралельними виходами, в яких кількість розрядів визначається числом тригерів, на яких будується регістр.

Регістри пам’яті – це накопичувальні регістри. Їхнє основне призначення – збирання двійкової інформації невеликого обсягу.

Перший молодший розряд числа записується та зберігається у першому молодшому розряді регістра, другий – у другому розряді і старший розряд регістра приймає старшій розряд числа.

Однофазні паралельні регістри однотактової дії можна побудувати, наприклад, на D -тригерах, кількість яких залежить від числа входів регістра.

На рис. 2.6 наведена схема 4-розрядного регістра пам’яті, яка побудована на чотирьох синхронних D -тригерах.

Запис числа а виконується за наявності синхроімпульсу С без попереднього скидання тригерів у стан нуля.

Регістри пам’яті будуються на тригерах різноманітних типів.

Синхронізуються регістри рівнями 1 або 0, фронтом чи зрізом синхросигналу, залежно від застосованого тригера. Інформацію про полярність імпульсу синхронізації можна отримати у довідниках. В нашому випадку при застосуванні D -тригерів синхронізація відбувається фронтом імпульсу С.

Кожен розряд двійкового числа А (а₁, а₂, а₃, а₄) подається на інформаційний вхід D окремого тригера D ₁ … D ₄.

Інформація записується в регістр тільки з появою фронту синхроімпульсу С, а зчитувати її з виходів Q кожного тригера можна в будь-який час після завершення процесу запису.

Якщо на вхід синхроімпульсів С подано рівень логічного нуля, то регістр знаходиться в стані збереження записаної інформації.

Існують регістри, в яких зчитування інформації з виходів також синхронізується. Однак при цьому запис та зчитування обов’язково рознесені за часом.

Досить часто виникає задача запису двох і більше чисел. В цьому разі треба мати додаткову ємність регістра, додаткові інформаційні входи і додаткові входи для синхроімпульсів.

Для реалізації регістра на два входи, тобто для запису двох чисел А і В, використовують двовходові D -тригери з одним виходом (рис. 2.7), які мають по два інформаційні входи D ₁, D ₂ і по два входи синхронізації С ₁, С ₂.

До інформаційного входу D ₁ надходять послідовно двійкові розряди числа А, а до інформаційного входу D ₂ – числа В.

Запис п -го розряду двійкового числа А відбувається за наявності фронту синхроімпульсу С ₁, а числа В – за наявностіфронту синхроімпульсу С ₂.

Попереднього обнуління регістра даного типу, тобто скидання всіх тригерів у стан нуля перед записом нової інформації, виконувати не треба.

Класифікація регістрів пам’яті здійснюється за трьома ознаками:

– однофазні паралельні регістри однотактової дії;

– однофазні паралельні регістри двотактової дії;

– парафазні паралельні регістри.

Однофазні паралельні регістри однотактової дії досить економічні та надійні. Швидкодія цих регістрів більша приблизно в два рази за однофазні регіс-три двотактової дії, але при цьому ж порівнянні апаратні втрати на реалізацію однотактних регістрів більше.

Серед регістрів двотактової дії найбільш економічними за числом компонентів вважаються регістри, які побудовані на синхронних тригерах СSR –типів або двотактових D –тригерах.

Регістри даного типу мають обов’язково вхід R (або V) установлення тригерів у стан 0. Тому для запису числа треба сформувати два синхросигнали: перший подається на вхід R (або V) для скидання всіх тригерів, а другий – на вхід С для запису інформації, що присутня на інформаційних входах D. Умовне позначення такого регістра наведено на рис. 2.8.

Парафазні паралельні регістри за принципом дії є однотактовими і будуються на синхронних тригерах СSR –типу. Число подається на регістр одночасно по двох каналах: прямому та інверсному.

Синхроімпульс запису С відкриває одночасно вентилі запису прямого та інверсного входів. Попереднє скидання тригерів такого регістра в нуль вимагає додаткового часу, що зменшує швидкодію регістра. Парафазні паралельні регістри не відрізняються широкою різноманітністю схем. Усі парафазні паралельні регістри є однотактовими і виконуються на однакових тригерах. При порівнянні однофазних та парафазних регістрів слід відзначити, що однофазні вважаються найбільш ефективними в інтегральному виконанні тому, що мають у два рази менше інформаційних входів.

Розрядність регістрів нарощують збільшенням числа тригерів у схемі регістра. Розрядність регістрів можна збільшити їхнім каскадуванням.

3 Домашнє завдання

3.1 Скласти схему дослідження двійкового 4-розрядного регістра зсуву із запуском одинокими імпульсами та серією імпульсів.

3.2 Навести діаграму роботи 4-розрядного двійкового регістру зсуву (зверху вхідна напруга, знизу – вихідні напруги кожного регістра). Розміщення епюр вхідної та вихідних напруг на різних сторінках або в різних стовпцях не дозволяється.

Дата добавления: 2015-05-26