Последовательные АЦП (bit-per-stage)

Рис. 3.28

ОДИН КАСКАД ПОСЛЕДОВАТЕЛЬНОГО АЦП

Рис. 3.29

На рис.3.29 показан каскад для выполнения одного однобитового преобразования. Каскад состоит из усилителя с коэффициентом усиления 2, компаратора и одноразрядного ЦАП. Предположим, что данный каскад являет собой первую ступень АЦП. Старший значащий разряд (MSB) – это разряд полярности входного сигнала, определяемой компаратором, который также управляет одноразрядным ЦАП. Выходной сигнал одноразрядного ЦАП суммируется с сигналом на выходе усилителя, который имеет коэффициент усиления 2. Результирующий остаточный сигнал подается на следующую ступень. Для лучшего понимания работы схемы на графике показан остаточный сигнал для случая входного линейно нарастающего пилообразного напряжения, размах которого соответствует полному диапазону АЦП от –V_R до +V_R. Обратите внимание, что полярность остаточного сигнала определяет значение выхода двоичного разряда следующей ступени.

Упрощенный 3-разрядный последовательный двоичный АЦП представлен на рис.3.30 Графики остаточных сигналов, соответствующие выходам различных ступеней, представлены на рис.3.31. Как и в предыдущем случае, рассматривается вариант входного линейного пилообразного напряжения, размах которого соответствует диапазону от –V_R до +V_R. Каждый остаточный выходной сигнал имеет разрывы, которые соответствуют точкам смены состояния компараторов и переключения ЦАП. Основной проблемой такой архитектуры является наличие разрывов (скачкообразных изменений) формы выходных остаточных сигналов различных ступеней. Необходимо предусмотреть адекватное время установки для окончания соответствующих переходных процессов во всех промежуточных ступенях и на входе компаратора последней ступени. Поэтому перспективы использования этой архитектуры для работы на высоких частотах дискретизации весьма неутешительны.

Дата добавления: 2015-05-26