D-триггеры

В триггерах этого типа на выходе Q устанавливается тот же уровень напряжения, что и на информационном входе D после того как на тактовый вход С поступит синхронизирующий импульс, т. е. с некоторой задержкой. Схема реализации триггера и условное графическое обозначение синхронного триггера с записью информации по спаду

тактового импульса приведены на рисунке 68

Рисунок 68 – D-триггер: Условное обозначение (а), функциональная схема (б), временные диаграммы процессов (в)

Схема D-триггера содержит четыре логических элемента И— НЕ. Два из них образуют RS-триггер. Дополнительные элементы обращают его в D-триггер. Действует этот триггер следующим образом. Если D =1, то при наличии на входе С тактового

сигнала С= 1 на выходе DD1 формируется сигнал, который действует подобно сигналу S на входе RS-триггера, в результате чего на выходе Q установится о напряжение высокого уровня (Q=l).

Если на вход D подано напряжение низкого уровня, а на выходе DD1 пРисунок утствует напряжение высокого уровня, тактовый импульс, инвертированный логическим элементом DD2, будет действовать подобно.сигналу R. Вследствие этого

триггер примет состояние Q = 0.

D-триггер имеет следующую таблицу состояний;

Выход Q у D-триггера принимает то же состояние, что и уровень на входе D в момент появления тактового импульса на входе С.

На рисунке 68б показаны временные диаграммы, иллюстрирующие работу D-триггера.

Дата добавления: 2015-06-04