Триггеры

S	R	Q
		сохраняется прежнее состояние
		запрещено
Табл. 8.3. Таблица состояний RS -триггера.

Рис. 8.4. Устройство RS -триггеров.

Рис. 8.5. Обозначение RS -триггера.

Триггер - базовый элемент цифровой техники, обладающий двумя устойчивыми состояниями. Состояние триггера определяется не только сигналом на его входе, но и его предшествующим состо­янием. То есть, триггер - элемент последовательной логики. Наиболее типичное применение триггера - элемент памяти.

Простейший RS-триггер состоит из двух элементов ИЛИ-НЕ (рис. 8.4 слева), либо И-НЕ (рис. 8.4 справа), охваченных обрат­ными связями. Условное обозначение RS -триггера показано на рис. 8.5. Черта над буквой или выражением означает знак логического отрицания.

Триггер имеет два входа: S (Set - установка) и R (Reset - сброс), и два выхода: Q и , сигналы которых инверсны друг другу.

		Q
		запрещено
		сохраняется прежнее состояние
Табл. 8.4. Таблица состояний RS -триггера с инверсными входами.

Пусть на входы триггера (рис. 8.4 слева) поданы сигналы S = 1 и R = 0. Тогда на выходе Q логического элемента ИЛИ-НЕ будет сигнал

.

Так как 1 + х = 1, то . На вы­ходе Q получится сигнал

.

При обратных входных сигналах (S = 0, R = 1) получаются обратные выходные сигналы. Если оба входных сигнала одинаковы: S = R = 0, то выходные сигналы остаются такими, какими они были:

; .

Если сигналы R = S = 1, то оба выходных сигнала одинаковы: . После инверсии входных сигналов, когда они станут , триггер с одинаковой вероятностью может перейти в любое состояние. Из-за этой неопределенности сигналы R = S = 1 запрещены. Состояния RS -триггера, собранного из логических элементов ИЛИ-НЕ, приведены в табл. 8.3.

Аналогично работает RS -триггер из логических элементов И-НЕ (рис. 8.4 справа), только он управляется инвертированными сигналами. Состояния такого триггера приведены в табл. 8.4.

J	K	Q
		сохраняется прежнее состояние
		Устанавливается состояние, инвер- сное предыдущему
Табл. 8.5. Таблица состояний JK -триггера.

Рис. 8.6. Обозначение JK -триггера.

JK -триггер имеет два логических входа J (Jump - перескок) и К (Keep - удержание), а также тактовый вход С (Clock - часы), на который подаются тактовые импульсы (рис. 8.6). В JK -триггере устранена неопределенность, возникающая в RS -триггере при одновременном поступлении двух единиц на входы. JK‑ триггер в этом случае меняет свое состояние на инверсное с приходом каждого тактового импульса. Состояния JK -триггера представлены в табл. 8.5.

RS -триггеры работают в асинхронном режиме, JK‑ триггеры - в синхронном режиме. Кроме RS - и JK -триггеров, существуют также триггеры других типов. В общем же, схемы последовательной логики очень разнообразны.

Дата добавления: 2015-06-04