Организации, поддерживающие развитие vhdl

Описание монтажного “или” и общей шины.

В цифровой аппаратуре используются монтажные ИЛИ (И) и двунаправленные шины на элементах с тремя состояниями выхода.

Монтажное ИЛИ:

Signal Y: WIRED_OR bit;

K1: process

Begin

Y<= X1 and X2

End process K1;

K2: process

Y<= X3 and X4;

End process K2;

Общая шина на элементах с трех стабильными выходами:

Type A3 is (‘0’, ‘1’, ‘Z’);

Signal D: CHIN A3;

C1: process

Begin

If E1=’0’ then D<=’ Z’

Else D<= X1 and X2

End if;

End process C1;

C2: process

If E2=’0’ then D<=’Z’

Else D<= X3 and X4

End process C2;

Если каждой компоненте (К1, К2) схемы сопоставить процесс, то имеем два параллельных процесса, каждый из которых вырабатывает свой выходной сигнал.

В языке VHDL предусмотрен механизм разрешения конфликтов, возможных в подобных ситуациях, когда сигнал имеет несколько драйверов. Функция разрешения обычно описывается в пакете, а ее имя указывается при описании соответствующего сигнала. Например, тело функцииразрешения WIRED_OR (монтажное ИЛИ) имеет следующий вид:

Function WIRED_OR (INPUTS: bit_vector) return bit is

Begin

For I in INPUTS’RANGE loop

If INPUTS(I) = ‘1’ then

Return ‘1’;

End if;

End loop;

Return ‘0’;

End;

Драйверы сигнала INPUTS неявно рассматриваются как массив, границы которого определяются атрибутом ‘RANGE.

Функция сканирует драйверы сигнала и, если хоть один из них равен ‘1’, возвращает значение ‘1’, иначе ‘0’.

Функция разрешения SHIN для шинына элементах с тремя с тремя состояниями выходами может быть такой:

Type A3 is (‘0’, ‘1’, ‘Z’);

Type VA3 is array (integer range <> of A3);

Function SHIN (signal X: VA3) return A3 is

Variable VIXOD: A3:= ‘Z’;

Begin

For I in X’RANGE loop

I f X(I) /= ‘Z’ then

VIXOD:= X (I);

Exit;

End if;

End loop;

Return VIXOD;

End SHIN;

Предполагается, что может быть включен, (то есть, не равен ‘Z’) только один из драйверов входных сигналов.

Министерство обороны США в начале 80-х годов финансировало разработку многоуровнего языка VHDL, стандартизовало его и обязало своих поставщиков цифровых микросхем представлять в составе документации их описание на VHDL. Это можно рассматривать как важный, но только первый шаг к обязательности формальных моделей для всех видов выпускаемой электронной техники. В связи с возлагаемой на VHDL особой ролью, интерес к нему в США и в Европе огромен, созданы Американская и Европейская группы, занимающиеся всем комплексом вопросов, связанных с внедрением VHDL, как то:

· уточнение семантики языка,

· разработка методологии описания различных классов ЦУ,

· разработка внутренних форматов представления VHDL-моделей в САПР для обеспечения совместимости разрабатываемых продуктов,

· создание анализаторов, позволяющих контролировать синтаксис и семантику VHDL-моделей,

· создание справочно-обучающих систем и резидентных справочников по VHDL, позволяющих писать VHDL- модели под управлением и контролем системы,

· создание мощных систем моделирования, использующих в качестве входного VHDL.

Спонсорами работ по развитию VHDL являются: Air Force Wright Aeronautical Laboratories, Avionics Laboratory, Air Force Systems Command, United States Air Force, Wright-Patterson Air Force Base, Ohio 45433.

В России работы по языку VHDL поддерживаются Российским научно-исследовательским институтом информационных систем (РосНИИИС), Московским институтом электронного машиностроения (кафедра "Специализированные вычислительные комплексы" МИЭМ), Томским политехниеским университом (кафедра"Вычислительной техники"), Международный центр по информатике и электронике, НИИ "Квант", Ассоциация заинтересованных в применении VHDL.

Дата добавления: 2015-06-30