Микроалгоритм суммирования чисел в дополнительном коде и его схемная реализация

Схема суммирующего блока на базе комбинационного сумматора

На рис. 5.1 изображена схема СБ на базе комбинационного сумматора, реализующая приведенный МАС. Особенностью этого СБ является возможность совмещения во времени МО или с или .

Рис. 5.1. Схема СБ на базе комбинационного сумматора для сложения чисел в прямом коде

По первому такту C1 осуществляется проверка ЛУ , F и выработка сигналов МО …, которые обеспечивают подачу на SM операндов X и Y. После образования суммы по сигналу C2 выполняется МО приема слова на RGZ, а по сигналу C3 формируется прямой код результата (рис. 5.2).

Рис. 5.2. Временная диаграмма работы СБ для сложения чисел в прямом коде

Время суммирования определяется задержками в выдаче слов , суммировании и приеме слов на RG:

.

При представлении чисел в дополнительном коде алгоритм суммирования предельно прост:

1. .

2. Если s = 0, то . Если s = 1, то и 1→ CI (подача 1 на вход переноса SM). Если ввести МО суммирования слов на регистрах, связанных между собой сумматором (рис. 5.3), то МА сложения будет иметь вид:

Рис. 5.3. Схема СБ для сложения чисел в дополнительном коде

(BG)

(END).

Схема СБ, реализующая данный МА, приведена на рис. 5.3. Вид временной диаграммы работы СБ зависит от используемых регистров. Если RGZ переключается по нарастанию сигнала C2, то его надо подавать после завершения формирования суммы на SM (рис. 5.4).

Рис. 5.4. Временная диаграмма работы СБ для сложения чисел в дополнительном коде

Если же RGZ переключается по спаду C2, то достаточно одного сигнала C1 длительностью . Применение дополнительных кодов обеспечивает сокращение аппаратурных затрат и повышение быстродействия по сравнению с СБ, работающими в прямых кодах. Вследствие этого в современных ЭВМ используется дополнительный код.

Дата добавления: 2014-01-03