Последовательный суммирующий блок

По описанному алгоритму может быть реализован и последовательный СБ, отличительной особенностью которого является наличие одноразрядного сумматора с обратной связью по переносу и сдвиговых регистров с последовательными выходами для передачи на SM операндов (рис. 5.5). По сигналу (BG) счетчик CT устанавливается в нуль и на СБ поступают синхросигналы. Для определения конца сложения используется счетчик с периодом n + 3 и дешифрированными нулевым (= 0) и n + 2-м (= n + 2) состояниями. В нулевом такте на установочные входы триггера переноса поступает сигнал S, обеспечивая при вычитании (s = 1) выполнение МО (1 → CI), необходимой для преобразования кода Y. Использование в последовательных СБ прямых кодов нецелесообразно по тем же причинам, что и в параллельных СБ. Кроме того, применение обратного кода для вычитания требует двухкратного времени выполнения операции, обусловленного наличием циклического переноса.

Рис. 5.5. Последовательный суммирующий блок

Вследствие этого последовательные СБ применяются только в тех случаях, когда требование простоты аппаратных средств является решающим.

Дата добавления: 2014-01-03