Однокристальный микропроцессор

ИС К580ВМ80А (Intel8080) - представляет собой восьмиразрядный однокристальный микропроцессор с фиксированной системой команд, выполненный по n-МОП технологии в 40-выводном корпусе. Максимальная тактовая частота - 2,0 Mhz.

Микропроцессор имеет раздельные 16-разрядный канал адреса и 8-разрядный канал данных. Канал адреса обеспечивает прямую адресацию внешней памяти объемом до 65536 байт, 256 устройств ввода и 256. устройств вывода.

Условное обозначение и назначение выводов микропроцессора К580ВМ80А представлены на рис.

10 D0 CPU A0 25 D0-D7 - магистраль (шина) данных;

9 D1 A1 26 A0-A16 – адресная магистраль (шина);

8 D2 A2 27 С1, С2 – тактовые импульсы;

7 D3 A3 29 HLD – запрос захвата;

3 D4 A4 30 HLDA – подтверждение захвата;

4 D5 A5 31 INT – запрос прерывания;

5 D6 A6 32 INTA – подтверждение прерывания;

6 D7 A7 33 RDY - готовность;

A8 34 SR – сброс (инициализация);

22 C1 A9 35 WI - ожидание;

15 C2 A10 1 WR - выдача данных;

A11 40 DBIN - прием данных;

13 HLD A12 37 SYN - сигнал синхронизации;

14 INT A13 38 Ucc1 - +5 V;

23 RDY A14 39 Ucc2 - +12 V;

A15 36 Uio – напряжение смещения -5 V;

12 о SR GND - общий.

HLDA 21

INTA 16

26 Ucc1 WI 24

20 Ucc2 WR о 18

28 Uio DBIN 17

2 GND SYN 19

Внутренняя структура микропроцессора К580ВМ80А представлена на рис.1. С помощью магистралей адреса SA и данных SD микропроцессор может обмениваться цифровой информацией с памятью и внешними устройствами, а также обрабатывать эту информацию и управлять процессом этой обработки. Восьмиразрядное арифметико-логическое устройство (АЛУ) микропроцессора обеспечивает выполнение арифметических и логических операций над двоичными данными, а также обработку двоично-десятичных чисел с помощью схемы десятичной коррекции.

Результат выполненной операции, как правило, заносится в аккумулятор (регистр А). Там же должно находиться одно из данных перед выполнением операции В восьмиразрядном регистре флагов F после выполнения операций устанавливаются биты, указывающие на следующие признаки результата

RA (16) Буфер

С шины

INT х PC (16) адреса

е

м Дешиф- SP (16)

INTE а

ратор B (8) C (8)

у A0 - A15

HLD п выбора D (8) E (8)

р Дешиф-

а ратор регистра H (8) L (8)

HLDA в команд D0 - D7

л W (8) Z (8)

е

н Мультиплексор

SR и

я

Регистр Буфер

и команд шины

C1 RC (8) Внутренняя шина данных (8) данных

c

и

C2 н

х

р Регистр флагов Аккумулятор Схема WR

о F (8) A(8) управ-

RDY н ления

и Арифметико- обме-

з логическое ном DBIN

WI а Схема устройство

ц десятичной (АЛУ)

и коррекции

SYN и

Рис. Внутренняя структура микропроцессора 8080 (К580ВМ80А).

Таблица1. Структура регистра признаков

D7	D6	D5	D4	D3	D2	D1	D0
C	Z		AC		P		C

S - бит знака; равен 1, если старший значащий разряд результата операции равен 1, (т.е. результат - отрицательное число);

Z - бит нуля; равен 1, если результат операции равен нулю;

AC - бит вспомогательного переноса; равен 1, если при выполнении операции был перенос из младшей тетрады в старшую;

P - бит четности; равен 1, если число единиц результата - четное;

C - бит переноса; равен 1, если после выполнения операции в аккумуляторе было переполнение (заем).

. Если необходимо привести двоичный результат операции к двоично-десятичному используется схема десятичной коррекции. Данная схема добавляет число 6 к младшей тетраде, если был перенос из младшей тетрады в старшую, и вычитает его в случае заема. Например,

Дата добавления: 2013-12-13