Типовая структура процессора

Процессор – это электронное устройство, которое выполняет операции над данными в соответствии с программой поступающей на его входы, и содержит АЛУ, УУ, регистры и средства интерфейса (рис. 10)

АЛУ содержит двоичный сумматор, регистр-сдвигателя и буфер. Выполняет простейшие операции: сложение, вычитание, логическое И, логическое ИЛИ, сложение по mod2 и инвертирование.

Сложные действия, предусмотренные в команде, выполняются по микропрограммам и подпрограммам.

По рез-ту выполнения АЛУ выявл.признаки:

ZF – нулевой рез-т.

SF – признак отрицат.рез-та.

OF –флаг переполнения.

CF –флаги переноса из старшего разряда.

PF –флаг четности.

AF – флаг переноса из младшего байта. (3 бита)

Использ.в 10-ричной арифметике.

Рг делится на 2 группы: общего назначения (РОН) и спец.наз-я (РСН).

РОН – 3-х оператив.память процессора. Использ.для временного хран-я дан-х.

Разряд Рг=Разряд процессора.

Часто РОН вып-ет фун-ии спец.процессора.

РСН:

1.Аккумулятор (накопительный регистр) в ранних моделях процессора один из рез-ов был в аккум. Часто ввод и вывод данных производится через Аккумулятор. Аккумулятор является основным регистром.

2. Счетчик команд РС – этот рг содержит адрес очередной команды выбираемой из памяти.

3.Рг АП (адрес памяти) – содержит адрес очередной записи или чтения.

4.Регистр команд принимает из памяти и хранит код очередной команды.

5. Указ.стека (SP)- Стек – область памяти, доступ которой осущ.по принципу «последним пришел – первым ушел» (LIFO – Last In – First Out). Для адрес.вершины стека используется указатель стека. Стек используется для хранения адресов возврата при обращении подпрограммы. Стековая адресация – это косвенные варианты косвенной адресации памяти по регистру. Стек используется для временного хранения измененных регистров при обращении прогр.часто в ЯВУ через стек передаются параметры п\п.

В сист-ах *86 стек перевернуты – он растет, заполняется в строку меньших адресов, а ук-ель стека ук-ет на последнюю занятую ячейку.

PUSH AX описывается следующим образом:

M {ss:sp-1} <– AH;

M {ss:sp-2} <– AL;

SP < – SP – 2.

Здесь SP – регистр указатель стека.

6. Индексные и базовые регистры – рг косвенного адреса для чтения и записи данных памяти.

В современных процессорах имеются регистры управления, регистры отладки, регистры, связанные с дополнительными регистрами.

УУ использует код операции команды для формирования внутренних сигналов управления работой блоков МП (в частности АЛУ). Формируют max управление сигналами для кажд…В соответствии с кодом операции формир.сигнал выполнения арифм.-логичес. устройств.

Интерфейс – это аппаратное и программное средство сопряжения, отдельных блоков микропроцессора между собой и микропроцессором памяти и устройстве ввода и вывода.

Внутри шина данных МП представляет собой набор соединенных регистров, АЛУ... Разрядность внутренней шины данных = разрядности процессора.

Внутренний интерфейс пред-ел двунаправленную ШД, в которой он может находится в Z состоянии (отключ.от системы ШД; при многом сопротивлении).

Шина адреса (ША) однонаправленная область Z состоянием, на выводах содержащая адрес ячейки памяти для осуществления операции чтения или записи. Содержит входной сигнал, выходной сигнал и двунаправленные выходные сигналы.

CLK – сигналы синхронизации.

CLK (Reset)-сброс процессора в известное первоначальное состояние.

Запросы на прерывание (NMI, IMR).

Выходные сигналы:

1. WR (записи).

2. RD (чтение).

3. INTA(сигнал подтверждения прерывания).

Дата добавления: 2014-01-06