Основная память ВМ

Организация памяти ЭВМ

Пример программно управляемый приоритет

Пример аппаратной реализации управления приоритетов

Цепочечная однотактная схема определения запроса.

IRQ i – запрос прерывания

Опрос инициируется сигналом-приоритет = 1. Если запросов нет (IRQ0 = 0), то сигнал проходит через все элементы и на входе шифратора 0. При наличии запроса прерывания (IRQ1 = 1), то сигнал-приоритет дальше не пройдёт, то есть на анализ IRQ2 и так далее не анализируются. На соответствующем входе шифратора появляется единица, которая формирует запрос прерывания, а шифратор формирует код прерывания.

Бывает ещё опрос циклический источников прерывания. Эти способы достаточно часто используют.

Используется:

1. Порог прерываний позволяет управлять/программным путём изменять уровень приоритета процессора относительно других источников запросов прерывания. Задаётся минимальный уровень приоритета запроса, который может прервать ход работы процессора.

Периферийные устройства (IRQ …) 0, 1, 2, 3, 4, 5, 6, …

Микропроцессор порог = 2

Все запросы с приоритетом больше 2 (то есть 3 и выше) не могут прерывать работу процессора. 0 и 1 – могут.

Приоритет процессора хранится в регистре процессора, доступ получает пользователь с высшими правами.

2. Маска прерывания представляет собой двоичный коТ, разряд которого поставлены в соответствие запросам прерывания. В этом случае либо в процессоре, либо в контроллере содержится регистр маски. 1 в разряде маски разрешает запрос, 0 – запрещает (маскирует). Для каждого бита существует своя отдельная схема сравнения.

Память ЭВМ имеет иерархическую организацию. Верхний уровень образуют внутренняя память процессора, оперативная память и кэш. Средний уровень состоит из магнитных дисков. Низший уровень – все съёмные хранилища информации.

По мере перехода от более верхнего уровня к нижнему происходит снижение стоимости хранения единицы информации, а так же увеличение ёмкости в отдельном устройстве, затем снижение быстродействия (увеличение времени доступа к информации).

Основную память образуют запоминающие устройства с произвольным доступом (прямой или непосредственный). ЗУ представляют собой матрицу ячеек, где каждая ячейка содержит фиксированное число запоминающих элементов и имеет уникальный адрес.

Произвольный доступ означает, что обращение к любой ячейке занимает одинаковое время и производится в произвольной последовательности.

Изначально ЗУ были построены на базе ферромагнитных колец. Современные ЗУ строятся на базе:

· Биполярных транзисторов;

· МОП-транзисторов;

· ММНОП-транзисторов;

· ПЗС (приборов с зарядовой связью);

· МОП-транзисторов с изолированным затвором;

и так далее

Основную память принято делить на оперативные ЗУ (ОЗУ) и постоянные ЗУ (ПЗУ). ОЗУ занимает большую часть и допускает как запись, так и считывание информации, причём обе операции выполняются однотипно, практически с одной скоростью и осуществляется при помощи электрических сигналов.

RAM – Random Access Memory – память с произвольной доступом = ОЗУ

ROM – Read Only Memory – память только для чтения = ПЗУ

ПЗУ допускает считывание информации, но не допускает её изменение (изменения всё-таки могут быть произведены, потому что существуют разные типы ПЗУ, но очень сильно отличается от аналогичной операции в ОЗУ и происходит гораздо дольше).

ОЗУ (существует только при питании)

· SRAM – статическая память. В статическом ОЗУ роль запоминающего элемента выполняет триггер. Триггер представляет собой схему с двумя устойчивыми состояниями и обычно состоит из четырёх или шести транзисторов.

Запоминающий Элемент статической ЗУ

Основным достоинством схемы является высокое быстродействие (быстродействие статического ОЗУ сравнимо с быстродействием процессора) – 4-8 нс.

Недостатки схемы: большой ток утечки, если информация просто хранится. Триггер очень чувствителен к воздействиям внешних источников излучения.

1. DRAM – динамическая (быстродействие 70-80 нс).

ЗЭ динамической памяти ЗУ

ЗЭ состоит из одного конденсатора и запирающего транзистора. Наличие или отсутствие заряда в конденсаторе интерпретируется как 1 или 0. Главным недостатком схемы является то, что накапливаемый на конденсаторе заряд со временем теряется. Время утечки заряда составляет сотни или десятки мс. А значит, заряд нужно успеть восстановить, иначе информация будет потеряна. Такой процесс называется регенерация заряда и осуществляется каждые 2-8 мс.

Достоинство схемы: простота, что позволяет достичь высокой плотности упаковки ЗЭ и тем самым снизить стоимость. То есть DRAM дешевле, чем SRAM.

Область применения той или иной памяти определяется стоимость и скорость. Статическая память используется для организации кэш, а так же внедряется в динамическую, чтобы увеличить быстродействие.

SRAM дорогая, занимает больше места, поэтому кэш – очень быстрая, дорогая и малого объёма (от 8кб).

DRAM обладает на порядок меньшим быстродействием и используется для организации оперативной памяти ЭВМ.

10042012 Лекция 10

Дата добавления: 2014-01-06