Организация кеш в Pentium II

Примеры организации внутренней кэш

Основные функциональные характеристики кэш

1. Объём (очень малый по сравнению с ОП). Выбирается из ряда 8кбайт, 16кбайт, 32кбайт, … до 2Мбайт. Объем кэш очень тесно связан со спецификацией приложений.

2. Метод отображения. Существует:

a. Прямая функция отображения, когда за каждым блоком ОП закреплена фиксированная строка кэш.

b. Ассоциативная функция отображения. Нет жёсткой связи между блоком ОП и строкой кэш, тэгом являются все старшие заряды кода адреса памяти.

c. Комбинированная ассоциативная функция отображения (секционированная ассоциативная). Сочетает в себе простоту реализации первого и гибкость расположения второго.

3. Алгоритм замены строк:

a. LRU – least recently used – заменяется строка, к которой дольше всего не обращался процессор (по времени).

b. FIFO – first in, first out – заменяется строка, записанная в кэш раньше остальных.

c. LFU – least frequently used – заменяется реже всего используемая строка (по количеству обращений).

d. Случайный способ – удаляется случайно выбранная строка.

4. Обеспечение целостности информации кэш:

a. Сквозная запись – все изменения кэш дублируются в ОП.

b. Обратная запись – информация в ОП обновляется только тогда, когда строка выталкивается из кэш.

5. Размер блока – в современных процессорах от 2 до 8 слов.

6. Архитектурная организация блока кэш памяти. Здесь две основных точки зрения:

a. Количество уровней иерархии кэш: встроенная кэш (L1) и внешняя кэш (L2, L3, L4). Чем выше уровень, тем меньше размер (L1 – самая маленькая до 8кбайт)

b. Разделение кэш на сегменты: слитным (совместным) и раздельным (кэш команд и кэш данных). На одном уровне может быть разное разделение.

При организации смешанной кэш: ей свойственна более высокая вероятность попаданий по сравнению с раздельной, поскольку баланс между командами и данными устанавливается автоматически. При использовании раздельной кэш выборка команд и данных может производится одновременно и это влияет на быстродействие.

17042012 Лекция 11

Микропроцессор	Размер КЭШ (L1), Кбайт
DEC Alpha21064	8-К, 8-Д (Гарвардская)
IВM Power PC 601	32-смешанный (Фон Неймана)
IBM Power PC 602	32-К, 32-Д
Intel 486DX2	8-смешанный
Intel Pentium	8-К, 8-Д (у четвёртого тоже)
SUN Ultra SPARC	16-К, 16-Д
Motorola 88110	8-К, 8-Д

Узел интерфейса с магистралью

Буфер микрокоманд

КЭШ команд L1(8-16 К)

Узел извлечения/ декодирования

Кэш данных L1(8-16 К)

Узел выполнения/ распределения

Узел завершения

Кэш L2(256К- 1М)

Системная магистраль

чтение

загрузка

сохранение

выполнение

Ядро процессора включает четыре основных узла:

1. Узел извлечения/декодирования – извлекает по порядку из КЭШа команд уровня L1, декодирует их, формируется последовательность микрокоманд и запоминает их в буфере микрокоманд.

2. Буфер микрокоманд – хранит готовую последовательность микрокоманд, готовых к выполнению.

3. Узел распределения/выполнения – планирует выполнение микроопераций, учитывая их зависимость от данных и от доступности необходимых ресурсов. Микрокоманды могут быть на выполнение совсем не в том порядке, в котором они поступили. Кроме того узел организует прогнозируемое выполнение микрокоманд после команд условного перехода. При выполнении микроопераций узел извлекает данные из кеша данных уровня L1 и временно запоминает результаты в регистрах (внутренних регистрах процессора).

4. Узел завершения – определяет, когда можно будет считать результат выполнения микрооперации окончательным, и фиксирует в кеше данных L1.

Дата добавления: 2014-01-06