Арифметико-логические устройства и блоки ускоренного переноса

ТЕМА 10. Арифметико-логические устройства (АЛУ). Программируемые логические матрицы (ПЛМ). Матричные умножители

Арифметико-логические устройства АЛУ (ALU, Arithmetic-Logic Unit) вы­полняют над словами ряд действий. Основой АЛУ служит сумматор, схема которого дополнена логикой, расширяющей функциональные возможности АЛУ и обеспечивающей его перестройку с одной операции на другую.

Обычно АЛУ четырехразрядны и для наращивания разрядности объединя­ются с формированием последовательных или параллельных переносов. Логические возможности АЛУ разных технологий (ТТЛШ, КМОП, ЭСЛ) сходны. В силу самодвойственности выполняемых операций условное обо­значение и таблица истинности АЛУ встречаются в двух вариантах, отличающихся взаимно инверсными значениями переменных.

АЛУ (рис. 2.35) имеет входы операндов А и В, входы выбора операций S, вход переноса Ci и вход М (Моdе), сигнал которого задает тип выполняе­мых операций: логические (М = 1) или арифметико-логические (М = 0). Ре­зультат операции вырабатывается на выходах F, выходы G и Н дают функции генерации и прозрачности, используемые для организаций параллельных пе­реносов при наращивании размерности АЛУ. Сигнал Со — выходной пере­нос, а выход А = В есть выход сравнения на равенство с открытым коллек­тором.

Рис. 2.35. Условнее обозначение АЛУ

Перечень выполняемых АЛУ операций дан в табл. 2.13. Для краткости дво­ичные числа s₃s₂s₁s₀ представлены их десятичными эквивалентами. Под утолщенными обозначениями 1 и 0 следует понимать наборы 1111 и 0000, входной перенос поступает в младший разряд слова, т. е. равен 000С_i. При арифметических операциях учитываются межразрядные переносы.

Таблица 2.13.

Шестнадцать логических операций позволяют воспроизводить все функции двух переменных. В логико-арифметических операциях встречаются и логи­ческие и арифметические операции одновременно.

Запись типа А\/В + АВ следует понимать так: вначале поразрядно выпол­няются операции инвертирования (В), логического сложения (А\/В) и ум­ножения (АВ), а затем полученные указанным образом два четырехразряд­ных числа складываются арифметически.

При операциях над словами большой размерности АЛУ соединяются друг с другом с организацией последовательных (рис. 2.36, а) или параллельных (рис. 2.36, б) переносов. В последнем случае совместно с АЛУ применяют микросхемы — блоки ускоренного переноса (СRU, Саrrу Unit), получающие от отдельных АЛУ функции генерации и прозрачности, а также входной перенос и вырабатывающие сигналы переноса

Рис. 2.36. Схемы наращивания АЛУ при последовательном (в) и параллельном (б) переносах и реализация функций компаратора для группы АЛУ (в)

Блок СКГ вырабатывает также функции генерации и прозрачности для всей группы обслуживаемых им АЛУ, что при необходимости позволяет органи­зовать параллельный перенос на следующем уровне (между несколькими группами из четырех АЛУ).

На рис. 2.36, в показаны способы выработки сигналов сравнения слов для группы АЛУ. Выход сравнения на равенство выполняется по схеме монтаж­ной логики для выходов типа ОК. Комбинируя сигнал равенства слов с сиг­налом переноса на выходе группы при работе АЛУ в режиме вычитания, легко получить функции F_A≥B и F_A≤B. Если А < В, то при вычитании возника­ет заем из старшего разряда и F_A≤B = 1. Если заем отсутствует (А>В), то по­дучим F_A≥B = 1.

Дата добавления: 2014-01-07