Элементарные автоматы памяти

Структурный синтез автоматов

Задачей этапа структурного синтеза является построение принципиальной схемы автомата из элементарных автоматов заданного типа. Элементарные автоматы подразделяются на два больших класса:

- элементарные автоматы памяти (запоминающие элементы);

- элементарные автоматы без памяти (элементарные комбинационные схемы или логические элементы).

Задача синтеза цифрового автомата имеет решение в том случае, если система элементарных автоматов является структурно полной.

Всякая система элементарных автоматов, содержащая элементарный автомат Мура (триггер) и какую-нибудь функционально полную систему логических элементов является структурно полной системой.

Комбинационная схема с обратными связями, имеющая два устойчивых состояния и предназначенная для хранения одного бита информации, называется элементарным автоматом или триггером. Современные триггеры представляют собой сложные электронные устройства, содержащие десятки транзисторов и изготавливаемые в виде интегральных схем. Для синтеза цифровых автоматов триггеры рассматриваются как элементы систем и важным является изучение его поведения в системе, а не внутренняя структура или принципиальная схема. В этом состоит системотехнический подход к изучению триггеров различных типов. Для корректной работы цифровых автоматов необходимо исключить влияние переходных процессов в триггерах и комбинационных схемах на смену состояний цифрового автомата и на выходной сигнал. Это требование выполняется при использовании сложной многофазной системы синхронизирующих сигналов для блока памяти и выходной комбинационной схемы. Двухступенчатые синхронизированные триггеры, изготовленные по структуре M-S или О-В (M(aster) - S(lave) или О(сновной) - В(едомый)) имеют встроенную двухфазную систему синхронизации, поэтому только они могут использоваться для построения синхронизированных цифровых автоматов. Для примера рассмотрим работу нескольких типов триггеров.

Триггер типа RS. Название триггера происходит от аббревиатур двух английских слов Set (установить) и Reset (сбросить), которые, кроме этого ещё и соседние в латинском алфавите. Этот триггер имеет два входа - R и S и два выхода - Q и . Обозначения различных вариантов исполнения этого триггера приведены на рис.38.

Реакция триггера на входные сигналы зависит от того, в каком состоянии он находился до их подачи. Поведение триггера наглядно описывается таблицей переходов для соседних тактов автоматного времени, два варианта которой для RS триггера приведены на рис.39а) и рис.39б).

Факт принадлежности сигналов различным моментам автоматного времени отражается индексами t и t+1 или Q и Q⁺. Полную таблицу переходов триггера можно интерпретировать как таблицу истинности булевой функции трёх переменных. Минимизировав эту частично определённую функцию по диаграмме Вейча, получим характеристическое уравнение RS триггера

; (37)

R&Sº0.

На рис.39в) работа триггера описывается матрицей переходов, в которой указывается какие наборы управляющих сигналов в текущий момент автоматного времени следует подать на входы триггера, чтобы в следующий момент автоматного времени он перешёл из текущего указанного состояния в новое указанное состояние. Матрица переходов строится по таблице переходов для триггера.

Триггер типа JK. Триггер типа JK отличается от RS триггера наличием определённости при одновременной подаче единиц на J и K входы. При J=K=1 состояние триггера изменяется на обратное состоянию в предыдущем такте автоматного времени. В остальных ситуациях по управлению вход K эквивалентен входу R, а вход J эквивалентен входу S. Таблицы переходов и матрица переходов JK триггера приведены на рис.40.

Характеристическое уравнение JK триггера, заданное таблицей переходов на рис.40а), после минимизации с помощью диаграммы Вейча, имеет вид:

; (38)

Условное обозначение JK триггера с встроенными конъюнкторами на входах (микросхема 155ТВ1) приведено на рис.41.

JK триггер является универсальным, так как может работать в режимах, соответствующих работе RS триггера, T триггера и D триггера.

Триггер типа D. Название происходит от английского термина «Delay» (задержка). Триггер имеет всего один вход (D) и на выходе он повторяет сигнал на входе D, cуществовавший в предыдущем такте автоматного времени.

Поскольку в пределах периода синхроимпульсов входной сигнал появляется в произвольный момент времени, то на выход входной сигнал проходит с произвольной задержкой, не превышающей длительность периода синхросигнала. Это свойство D триггера объясняет и его название.

Таблицы переходов и матрица переходов D триггера приведены на рис.42.

Условное обозначение двухступенчатого D триггера приведено на рис.43.

Характеристическое уравнение D триггера, заданное таблицей переходов на рис.42а), имеет вид:

Q⁺ = D; (39)

Триггер типа T. Триггеры этого типа выпускаются и как самостоятельные устройства, но чаще для работы в специальном режиме Т триггера используются универсальные триггеры RS, JK и D типов (рис.44).

По рис.44 видно, что Т триггеры на основе RS и D триггеров являются несинхронизированными. Варианты табличного описания работы Т триггера приведены на рис.45.

Характеристическое уравнение Т триггера имеет вид:

; (40)

По этому уравнению видно, что Т триггер выполняет сложение по модулю 2 входной логической переменной в текущем такте автоматного времени Т и Q - запомненной в предыдущем такте автоматного времени выходной логической переменной.

Рассмотренные примеры системного описания элементной базы для построения блоков памяти цифровых автоматов позволяют вслед за этапом абстрактного синтеза автомата, заканчивающегося минимизацией числа его состояний, выполнить этап структурного синтеза, целью которого является построение схемы, реализующей автомат из логических элементов и элементов памяти заданного типа.

Дата добавления: 2014-01-07