Триггеры

Классификация последовательностных логических цепей

ЛЕКЦИЯ. Классификация последовательностных логических цепей. Триггеры. Регистры

Последовательностными называются логические цепи (ПЛЦ), выходной сигнал которых зависит как от входных сигналов, действующих в данный момент времени, так и от предыдущего состояния этой цепи. В структуре ПЛЦ обязательно имеется элемент памяти, характерным признаком которого является наличие положительной обратной связи с выхода на вход (рисунок 21.1).

Рисунок 36.1 - Функциональная схема последовательностного устройства

Значения выходных логических сигналов ПУ зависят не только от сигналов, имеющихся в данный момент времени на входах устройства (x), но и от входных сигналов, поступавших на входы в предыдущие момента времени (Q). Иначе говоря, выходное состояние такого устройства определяется последовательностью поступления входных сигналов. Обеспечение зависимости выходных сигналов от предистории поступления входных позволяет существенно расширять функциональные возможности ПУ по сравнению с комбинационными логическими цепями.

По функциональному назначению ПЛЦ можно разделить на следующие 4 группы (рисунок 21.2) [3]:

а) триггеры;

б) регистры;

в) счетчики;

д) делители частоты.

Рисунок 21.2 – Классификация последовательных логических цепей

В импульсной и цифровой технике широко используются функциональные узлы, способные сохранять двоичную информацию (состояния «0», «1») после окончания действия входных импульсов. Такие функциональные узлы называют триггерами.

В интегральной схемотехнике триггеры выполняют либо на основе логических интегральных элементов, либо как завершенный функциональный элемент в виде микросхемы. Интегральные триггеры характеризуются большим разнообразием. Их отличают функциональный признак, определяющий поведение триггера при воздействии сигнала управления, а также используемый способ управления. По функциональному признаку различают триггеры типов RS, D, T, JK и др. По способу управления триггеры подразделяют на асинхронные и тактируемые (синхронные).

В асинхронных триггерах переключение из одного состояния в другое осуществляется непосредственно с поступлением сигнала на информационный вход. В тактируемых триггерах помимо информационных входов имеется вход тактовых импульсов. Их переключение производится только при наличии разрешающего, тактирующего импульса.

21.2.1RS–триггеры

Это асинхронные триггеры, которые требуют для своего построения два двухвходовых логических элемента типа И-НЕ или ИЛИ-НЕ. На рисунке 21.3 приведена структурная схема асинхронного триггера на логических элементах 2И-НЕ.

Рисунок 21.3 – Асинхронный RS -триггер на логических элементах 2И-НЕ

Состоянию логической «1» соответствует Q = 1, = 0. Состоянию логического «0» соответствует Q = 0, = 1. По управляющему входу производится установка триггера в состояние логической«1», а по управляющему входу – установка (перевод) триггера в исходное состояние логического «0». Структурные уравнения триггера имеют вид:

; . ()

Принцип действия триггера определяется поведением в нем элементов И-НЕ. Он иллюстрируется таблицей переходов триггера, где указаны значения входных сигналов в некоторый момент времени tⁿ и состояние триггера (по значению его прямого выхода) в следующий момент времени tⁿ⁺¹ после прихода очередных импульсов.

Рассмотренной схеме триггера соответствуют временные диаграммы, приведенные на рисунке 21.3. Они построены с учетом таблицы переходов.

Иллюстрация работы этого триггера.

На рисунке 21.4 показана структурная схема асинхронного RS-триггера на логических элементах 2ИЛИ-НЕ. В отличие от предыдущей схемы триггер управляется не инверсными, а прямыми значениями входных сигналов. Работу схемы иллюстрирует таблица переходов, приведенная на рисунке 21.4.

Рисунок 21.4 – Схема асинхронного RS -триггера на элементах 2ИЛИ-НЕ

Структурные уравнения триггера имеют вид:

; . ()

Иллюстрация работы данного триггера.

На рисунке 21.5 приведена структурная схема тактируемого RS-триггера на элементах 2И-НЕ.

Рисунок 21.5 – Тактируемый RS -триггер

Переключения в тактируемом триггере возможны лишь при наличии тактирующего импульса, подаваемого на вход Т. Эта особенность схемы связана с применением на входах двух управляющих элементов 2И-НЕ. Тактируемые RS -триггеры нашли широкое применение в цифровых устройствах для хранения двоичной информации в течение времени, большего ее существования в исходном источнике, например для хранения промежуточной информации, передаваемой от счетчиков импульсов и регистров.

Иллюстрация работы тактируемого RS-триггера

21.2.2D-триггеры

D- триггеры имеют один информационный вход. Состоянию логической «1» на прямом выходе соответствует единица на информационном входе триггера, а состоянию логического «0» – нулевой уровень входного сигнала. Характеристические уравнения D- триггера имеют вид:

()

На практике наибольшее применение получили тактируемые D -триггеры. Их назначение обусловлено свойством сохранять состояние на выходе после снятия сигнала с информационного входа до прихода очередного тактового импульса (dе1ау – задержка). D -триггеры широко используют при построения регистров.

На рисунке 21.6 приведена схема однотактного D -триггера, выполненная на основе асинхронного RS -триггера.

Рисунок 21.6 – Однотактный тактируемый D -триггер

Работа данного D-триггера

Принцип действия двухтактных D-триггеров подобен однотактным. Отличие заключается в том, что запись информации в них производится с участием одной последовательности тактовых импульсов, а обнуление (переустановка) с участием другой последовательности тактовых импульсов.

Вторая последовательности тактовых импульсов имеет фазовый сдвиг в 180° и инверсна первой (пример на рисунке 36.6).

Двухтактные D-триггеры просто реализуются на комбинированных логических элементах. На рисунке 36.6 приведена схема однофазного (имеющего один выход) двухтактного D-триггера на элементе 2И-ИЛИ.

Рисунок 36.6 - Однофазный двухтактный D-триггер

Иллюстрация работы такого триггера

21.2.3Т-триггер

Характерным свойством Т -триггера является его переключение в противоположное состояние с приходом каждого очередного входного импульса. Ввиду широкого применения в счетчиках импульсов, его часто называют триггером со счетным запуском.

Триггеры Т -типа выполняются на базе двух асинхронных RS -триггеров (Мaster–Slave схема), один из которых называют основным, а другой – вспомогательным (ведущий – ведомый): это триггеры левый и правый на рисунке 21.7. Состояния его выходов описываются системой уравнений:

()

Рисунок 21.7 – Т -триггер

По M/S -схеме реализуются несколько вариантов Т -триггера. Особенностью рассматриваемой структурной схемы является наличие в ней дополнительного инвертора (элемент D₃), управляющего вспомогательным триггером. В связи с этим ее называют часто схемой с инвертором.

Последовательность переключения асинхронных RS -триггеров, входящих в Т -триггер, такая. На этапе фронта входного импульса переключается основной триггер, а по окончании длительности t_И входного импульса (на этапе среза) – вспомогательный триггер. Указанная особенность отражается в другом названии схемы – триггер с внутренней задержкой (Т_t).

Режим счетного запуска Т -триггера определяет указанные ниже особенности, учитываемые при его построении. В схеме должны быть созданы условия для сохранения нового состояния после переключения триггера входным импульсом. При этом должна обеспечиваться необходимая направленность переключения: если триггер находится в состоянии «1», то входной импульс переводит его в состояние «0», и наоборот.

Избирательность переключения Т - триггера достигается наличием связей элементов D₈, D₉ с выходами вспомогательного триггера. Если до прихода очередного входного импульса Т в триггере записана «1», то по цепям обратных связей на входе элемента D₉, будет логическая «1», а на выходе элемента D₈ – логический «0». При поступлении входного импульса Т элемент D₉ переходит в состояние «0», вызывая переключение в нулевое состояние основного триггера, а после окончания входного импульса в состояние «0» переключается и вспомогательный триггер.

Принцип действия схемы поясняет данная ссылка.

21.2.4 JK-триггер

JK -триггер получают на основе Т -триггера путем использования в его входных цепях трехвходовых элементов И-НЕ, позволяющих иметь два дополнительных входа J и К (рисунок 21.7). Наличие двух дополнительных входов расширяет функциональные возможности триггера, в связи с чем, JK -триггер называют универсальным. При соответствующем подключении входов JК -триггер, в частности, может выполнять функции RS, D и T -триггеров (рисунок 21.8).

Рисунок 21.8 – Схемы триггеров на основе JK -триггера

JК -триггер, так же как и все типы триггеров, получаемые на его основе, является триггером с внутренней задержкой: в момент действия импульса Т информация записывается в основной триггер, а после его окончания состояние основного триггера передается во вспомогательный. Наличие в работе схемы внутренней временной задержки, определяемой длительностью тактовых импульсов, часто отражается символом «t» в обозначении JK -триггера и триггеров, выполненных на его основе: JK_t, RS_t, D_t, Т_t.

RS_t, и D_t -триггеры являются тактируемыми (рисунок 21.8): RS_t -триггер получают подачей на вход J сигнала S, а на вход К – сигнала R. D_t -триггер создается введением инвертора в цепь входа К. Триггер со счетным запуском (Т_t -триггер) реализуется подключением входов J и К к входу Т.

Дата добавления: 2014-01-07