Регистры

Регистрами называют функциональные узлы, предназначенные для приёма, хранения, передачи и преобразования информации. В зависимости от способа записи информации (кода числа) различают параллельные, последовательные и параллельно-последовательные регистры.

Параллельные регистры. В параллельных регистрах запись двоичного числа (слова) осуществляется параллельным кодом, т. е. во все разряды регистра одновременно. Их функция сводится только к приёму, хранению и передаче информации (двоичного числа).

Считывание кода из регистра может производиться многократно без разрушения информации. Параллельный N -разрядный регистр состоит из N триггеров, каждый из которых имеет информационный вход, на которые и подаётся входная информация. Установка выходов регистра в состояния, соответствующие состояниям информационных входов,производится при воздействии импульса синхронизации (тактирующего) на соответствующий управляющий вход. Регистры могут иметь отдельный управляющий вход переустановки выходных состояний в нулевое значение ("R", переустановка, обнуление).

При построении параллельных регистров наибольшее применение получили D -триггеры (триггер-«защёлка»), позволяющие выполнять параллельные регистры на малом количестве элементов. Полупроводниковая элементная база, выпускаемая электронной промышленностью, имеет в своём составе многоразрядные параллельные регистры (рисунок 21.9, 21.10) или позволяет изготавливать их на интегральных схемах малой степени интеграции.

Рисунок 21.9 – Многоразрядный параллельный регистр с Z-состоянием

Такие регистры (например, ИС 1533ИР22, ИР33, ИР34) могут использоваться в качестве:

- регистра памяти;

- буферного регистра, способного работать на низкоомные нагрузки (20–100 Ом) и большие ёмкости нагрузки (до 50 пФ и более);

- регистра ввода/вывода и магистрального передатчика, что обеспечено наличием в них режима большого выходного сопротивления («третье состояние», «Z-состояние»), за счёт чего они физически всегда подключены к линиям шин магистрали микропроцессорной системы через сопротивления порядка нескольких мегаом. А передача информации происходит только во время действия управляющего импульса (вход ЕО на рисунке 21.9), когда управляющее устройство выводит регистр из Z-состояния.

Параллельные регистры имеются и в составе серий современных скоростных микромощных ИС (серии 1554, 1594, 5514 и 5554), рисунок 21.10.

Рисунок 21.10 – Микромощный скоростной многоразрядный параллельный регистр

Параметры таких регистров определяются параметрами D-триггеров, входящих в их состав. Это параметры, которые важно знать и при самостоятельном применении D-триггеров:

- время предустановки t_ПРУСТ показывает, насколько ранее должен быть подан сигнал на D-вход относительно момента поступления сигнала на на вход С;

- время удержания t_УДотражает время удержания сигнала на D-входе после момента прихода сигнала на С-вход.

Последовательные регистры (регистры сдвига). Последовательные регистры (регистры сдвига) характеризуются записью числа последовательным кодом и кроме операции хранения осуществляют преобразование последовательного кода в параллельный, служат в качестве элементов временной задержки, выполняют арифметические и логические операции. Регистр состоит из последовательно соединенных двоичных ячеек памяти, состояния которых передаются (сдвигаются) на последующие ячейки под действием тактовых импульсов.

Тактовые импульсы управляют работой регистра. Регистры сдвига могут управляться одной последовательностью тактовых импульсов. В этом случае регистры называют однотактными. Частота следования тактовых импульсов обычно неизменна.

Наиболее простая реализация регистра сдвига использует последовательное соединение D -триггеров таким образом, чтобы для некоторого n -го разряда выполнялось условие:

i_n = Q_n–1; . ()

Функциональная надёжность логических схем, связанная с «состязанием» логических схем, это надёжность выполнения заданного алгоритма при условии наличия произвольных разбросов задержек срабатывания отдельных логических элементов. Функционально надёжные регистры сдвига строятся на основе Т- и JK- триггеров.

Однотактные регистры сдвига выполняют по функциональной схеме по рисунку 21.11, показанной для четырех разрядов.

Рисунок 21.11 – Последовательный 4-хразрядный однотактный регистр

Первая ячейка регистра относится к его младшему разряду, а четвертая – к старшему. При таком расположении разрядов запись числа в регистр производится начиная со старшего разряда числа. При обратном расположении разрядов в регистре запись числа должна начинаться с его младшего разряда. Тактовые импульсы подаются на все триггеры ячеек одновременно. Их воздействие направлено на переключение триггеров из состояния «1» в состояние «0» с записью единицы в триггер следующей ячейки.

Операция считывания информации из последовательного регистра может быть проведена в параллельном или последовательном коде. Для передачи информации в параллельном коде используют выходы разрядов регистра. Таким образом, последовательный регистр позволяет осуществить операцию преобразования последовательного кода в параллельный. Считывание информации в последовательном коде реализуется подачей серии тактовых импульсов.

В последовательном регистре записанное число может быть сдвинуто тактовыми импульсами на один или несколько (k) разрядов. Операции сдвига соответствуют умножению числа на 2^k. Например, сдвиг кода 0010 числа 2 на один разряд дает код 0100 (число 4), на два разряда – код 1000 (число 8).

При реализации однотактных регистров сдвига необходимо учитывать следующее обстоятельство. В этих регистрах тактовые импульсы воздействуют на перевод в состояние "0" триггеров всех разрядов одновременно. Поэтому в однотактных регистрах должна быть решена задача разделения во времени (по меньшей мере на длительность тактовых импульсов t_и,) операций считывания единицы с триггера каждого разряда и ее переписи в триггер следующего разряда. В противном случае перепись единицы в следующий разряд не будет произведена.

Эта задача может быть решена включением в цепь передачи сигнала от одной ячейки к другой элемента задержки. Элемент задержки будет задерживать импульс записи единицы в последующую ячейку на время действия тактового импульса. Однако наличие элементов задержки обусловливает критичность работы схемы в отношении длительности тактовых импульсов. Кроме того, для элементов задержки, состоящих из реактивных элементов L и С, затруднено интегральное исполнение. В связи с указанным, разнесение во времени операций считывания и переписи единицы осуществляют схемными средствами, например выполнением ячеек на триггерах с внутренней задержкой (RS_t -, JK_t -, D_t - триггерах).

При использовании триггеров с внутренней задержкой разделение во времени операций считывания и переписи единицы выполняется автоматически, поскольку новое состояние таких триггеров формируется после окончания действия тактовых импульсов.

Параллельно-последовательные и реверсивные регистры. В параллельно-последовательных регистрах сочетаются свойства регистров параллельного и последовательного действия. Они позволяют осуществлять запись инфoрмации как в последовательном, так и параллельном коде, в связи с чем мoгут быть использованы для преобразования кодов из последовательного в параллельный и обратно (рисунок 21.12).

Рисунок 21.12 – Параллельно-последовательный регистр

Для преобразования последовательного кода в параллельный серией тактовых импульсов в регистр записывается информация (число) последовательного кода. Выходы разрядов регистра при этом представляют ту же информацию в параллельном коде. Для обратного преобразования информация в регистр вводится по входам параллельного кода. Посредством серии тактовых импульсов с выхода последнего разряда регистра информация считывается в последовательном коде.

Реверсивные регистры предназначены для осуществления сдвига кода числа в сторону как старшего, так и младшего разрядов. Регистр содержит связи последовательной передачи информации в направлении от младших разрядов к старшим, а также от старших разрядов к младшим. Прямой или обратный сдвиг кода осуществляют управляющим сигналом, вводящим в действие либо прямую, либо обратную связи между разрядами.

На рисунке 21.13 приведён пример такого регистра, который также может использоваться в качестве счётчика импульсов (К1500ИЕ136). Это универсальный синхронный регистр-счётчик с типовым временем задержки 1,5–3 нс, потребляемой мощностью 880 мВт и максимальной частотой около 450 МГц. Режим работы этой интегральной схемы определяется состоянием управляющих входов, см. таблицу.

Рисунок 21.13 – Универсальный счётчик-регистр

Кольцевые регистры. Если в регистре сдвига ввести обратную связь с выхода последнего разряда на информационный вход D (рисунок 21.14), то получится кольцевой регистр, в котором ранее записанная информация в виде определенного кода при подаче тактовых сигналов циркулирует по кольцу: вход – выход – вход. Кольцевые регистры чаще всего используются в качестве делителей частоты, счетчиков и распределителей импульсов.

Рисунок 21.14 – Кольцевой регистр на основе регистра сдвига

1 Резисторы, конденсаторы, трансформаторы, дроссели, коммутационные устройства РЭА: Справ. / Н.Н. Акимов, Е.П. Ващуков, В.А. Прохоренко, Ю.П. Ходоренко. – Мн.: Беларусь, 1994. – 591 с.

2 Гусев В.Г., Гусев Ю.М. Электроника: Учеб. пособие для приборостроит. спец. вузоы. – М.: Высш. шк., 1991 – 622 с.

3 Кликушин Ю.Н., Михайлов А.В. Электроника в приборостроении. Тексты лекций. - Омск: ОмГТУ, 2000.

4 Кончаловский В.Ю. Цифровые измерительные устройства. – М.: Энергоатомиздат, 1985. – 304 с.

5 Орнатский П.П. Автоматические измерения и приборы. – Киев: Вища школа, 1986. – 560 с.

6 Пароль Н.В., Кайдалов С.А. Знакосинтезирующие индикаторы и их применение. – М.: Радио и связь, 1988. – 128 с.

7 Сергеев В.М. Электроника. Ч.1: Элементная база, аналоговые функциональные устройства: Учеб. пособие. – Томск: Изд. ТПУ, 2000. – 128 с.

8 Гутников В.С. Интегральная электроника в измерительных устройствах. – Л.: Энергоатомиздат, 1988. – 304 с.

9 ИС для вторичных источников питания [Электронный ресурс]: содержатся основные сведения об интегральн. схемах стабилизаторов и конвертеров напряжения: ноябрь 2004. – Режим доступа: http://www.radiotexnika.ru/spravochnik/adv/advh48.php. – Загл. с экрана.

10 DC-DC конвертер 1156ЕУ5 [Электронный ресурс]: содержатся сведения о характеристиках и схемах включения в составе стабилизаторов и конвертеров напряжения: октябрь 2001: научно-технический центр схемотехники и интегральных технологий: Россия, Брянск. – Режим доступа: http://www.promelec.ru/pdf/1156eu5.pdf. – Загл. с экрана.

11 Забродин Ю.С. Промышленная электроника: Учеб. для вузов. – М.: Высш. школа, 1982. – 496 с.

12 Титце У., Шенк К. Полупроводниковая схемотехника. – М.: Мир, 1982. – 512 с.

13 Достал И. Операционные усилители: Пер. с англ. – М.: Мир, 1982. – 512 с.

14 Цапенко М.П. Измерительные информационные системы. – М.: Энергоатомиздат, 1985. – 439 с.

15 Алексенко А.Г. и др. Применение прецизионных аналоговых микросхем / А.Г. Алексенко, Е.А. Коломбет, Г.И. Стародуб. – М.: Радио и связь, 1985. – 256 с.

16 Коломбет Е.А. Микроэлектронные средства обработки аналоговых сигналов. – М.: Радио и связь, 1991. – 376 с.

17 Аналоговые и цифровые интегральные микросхемы / Под ред. С.В. Якубовского. – М.: Радио и связь, 1985. – 432 с.

18 Игловский И.Г., Владимиров Г.В. Справочник по слаботочным электрическим реле. – Л.: Энергоатомиздат, 1990. – 560 с.

19 Ханзел Г.Е. Справочник по расчёту фильтров: США, 1969 / Пер. под ред. А.Е. Знаменского. – М.: Сов. радио, 1974. – 288 с.

20 Вольтметр импульсного напряжения стробоскопический вычислительный В4-24 // Проспект по применению. – ЦООНТИ «ЭКОС». – 1990. – 21 с.

21 Суэтинов В.И., Тимошенков В.П., Гайдис Р.А. Интегральная схема стробсмесителя на арсениде галлия // Техн. ср-в связи. Сер. РИТ. – 1987. – Вып. 4. – С. 80–87.

22 Хоровиц П., Хилл У. Искусство схемотехники. Пер. с англ. – М.: Мир, 1983. – Т. 2. – 590 с.

23 Чередов А.И. Измерительные преобразователи параметров ёмкостных датчиков: Учебн. пособие. – Омск, ОмПИ, 1988. – 80 с.

24 Кликушин Ю.Н., Кривой Г.С., Ярошевский М.Б. Расчёт измерительных цепей на операционных усилителях. – Учеб. пособие. – Омск: ОмПИ, 1981. – 79 с.

25 Сифоров В.И. Радиоприёмные устройства. – М.: Сов. радио, 1974. – 560 с.

26 Будинский Я. Логические цепи в цифровой технике / Под ред. Б,А, Калабекова. – М.: Связь, 1977. – 392 с.

Дата добавления: 2014-01-07