Студопедия

КАТЕГОРИИ:


Архитектура-(3434)Астрономия-(809)Биология-(7483)Биотехнологии-(1457)Военное дело-(14632)Высокие технологии-(1363)География-(913)Геология-(1438)Государство-(451)Демография-(1065)Дом-(47672)Журналистика и СМИ-(912)Изобретательство-(14524)Иностранные языки-(4268)Информатика-(17799)Искусство-(1338)История-(13644)Компьютеры-(11121)Косметика-(55)Кулинария-(373)Культура-(8427)Лингвистика-(374)Литература-(1642)Маркетинг-(23702)Математика-(16968)Машиностроение-(1700)Медицина-(12668)Менеджмент-(24684)Механика-(15423)Науковедение-(506)Образование-(11852)Охрана труда-(3308)Педагогика-(5571)Полиграфия-(1312)Политика-(7869)Право-(5454)Приборостроение-(1369)Программирование-(2801)Производство-(97182)Промышленность-(8706)Психология-(18388)Религия-(3217)Связь-(10668)Сельское хозяйство-(299)Социология-(6455)Спорт-(42831)Строительство-(4793)Торговля-(5050)Транспорт-(2929)Туризм-(1568)Физика-(3942)Философия-(17015)Финансы-(26596)Химия-(22929)Экология-(12095)Экономика-(9961)Электроника-(8441)Электротехника-(4623)Энергетика-(12629)Юриспруденция-(1492)Ядерная техника-(1748)

Общая характеристика. FPGA платформы ПЛИС VIrtex-5 TXT фирмы XIlin

FPGA платформы ПЛИС Virtex-5 TXT фирмы Xilin

Платформу Virtex–5 TXT можно кратко охарактеризовать одним словом: приемопередатчики. Надо отметить, что в предыдущей платформе, Virtex–5 FXT, были введены приемопередатчики RocketIO GTX с максимальной скоростью обмена 6,5 Мбайт/с. Архитектура ASMBL подразумевает размещение ресурсов на кристалле в виде отдельных колонок, и вдоль одной стороны кристалла размещается максимум 24 таких приемопередатчика. Большая суммарная пропускная способность высокоскоростных интерфейсов — одна из сильных сторон ПЛИС, которая может выступать в виде своеобразной компенсации высокой стоимости этих микросхем. Действительно, если приоритетом является минимизация числа корпусов микросхем для коммуникационного оборудования, наличие наибольшего количества приемопередатчиков станет важнейшим фактором при выборе элементной базы. Важность абсолютной величины пропускной способности приемопередатчиков и привела к такому простому решению, как добавление второй колонки приемопередатчиков в архитектуру ASMBL (рис. 1). Иными словами, Virtex–5 TXT — это FPGA Virtex–5, в которой приемопередатчики расположены в обеих крайних колонках. Их суммарное число равно 40 и 48 соответственно в двух устройствах, которые и входят в состав новой платформы.

Рис. 1. Архитектура FPGA Virtex 5 FXT по сравнению с Virtex 5 TXT

Характеристики устройств Virtex–5 TXT приведены в таблице.

Таблица. Характеристики устройств Virtex–5 TXT

Параметр XC5VTX150T XC5VTX240T
Секций 23 200 37 440
Логических ячеек 148 480 239 616
Триггеров 92 800 149 760
Распределенная память, кбит    
Блоков памяти (по 36 кбит)    
Итого блочной памяти, кбит   11 664
Блоков DCM (Digital Clock Manager)    
Блоков PLL    
Программируемых выводов    
Дифференциальных пар    
Секций DSP48E    
Блоков PCI Express    
Блоков Ethernet MAC    
RocketIO GTX    
Требуемый объем конфигурационной памяти, Мбит 43,4 65,8
<== предыдущая лекция | следующая лекция ==>
Производительность | Программная поддержка
Поделиться с друзьями:


Дата добавления: 2014-01-07; Просмотров: 261; Нарушение авторских прав?; Мы поможем в написании вашей работы!


Нам важно ваше мнение! Был ли полезен опубликованный материал? Да | Нет



studopedia.su - Студопедия (2013 - 2024) год. Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав! Последнее добавление




Генерация страницы за: 0.012 сек.