Регистры управления сегментированной памятью

Эти регистры также известны как регистры системных адресов. Четыре регистра указывают на структуры данных, которые управляют механизмом сегментированной памяти. Они определены для ссылок на таблицы или сегменты, поддерживаемые моделью защиты микропроцессора.

Регистр глобальной дескрипторной таблицы (GDTR). Содержит 32-разрядный линейный адрес и 16-разрядную границу глобальной дескрипторной таблицы. Значение этого регистра можно загрузить/сохранить при помощи привилегированных инструкций LGDT/SGDT. В реальном режиме этот регистр не используется. Перед переходом в защищенный режим в этот регистр следует загрузить корректные значения.

Регистр локальной дескрипторной таблицы (LDTR). Содержит 16-разрядный селектор локальной дескрипторной таблицы. С регистром связан программно-недоступный кэш дескриптора для хранения базового адреса, предела и атрибутов соответствующей дескрипторной таблицы. Значение этого регистра можно загрузить/сохранить при помощи привилегированных инструкций LLDT/SLDT. В реальном режиме этот регистр не используется и попытка обращения к нему генерирует особый случай "недействительный код операции" (исключение #6). С каждой задачей в защищенном режиме может быть связана своя локальная дескрипторная таблица, поэтому селектор LDT хранится в TSS и автоматически загружается при переключении задач.

Регистр таблицы дескрипторов прерываний (IDTR). Указывает на таблицу точек входа в программы обработки прерываний. Регистр содержит 32-разрядный линейный базовый адрес и 16-разрядный предел таблицы. Значение этого регистра можно загрузить/сохранить при помощи привилегированных инструкций LIDT/SIDT. При инициализации процессора базовый адрес IDT устанавливается в 0, а предел - 0FFFFh. В реальном режиме эта таблица хранит 4-байтные вектора прерываний, а в защищенном - дескритпоры шлюзов обработчиков прерываний и исключений. Это единственный регистр среди перечисленных, который используется в реальном режиме.

Регистр задачи (TR). Указывает на информацию, необходимую процессору для определения текущей задачи. Регистр содержит 16-разрядный селектор дескриптора сегмента состояния задачи. С регистром связан программно-недоступный кэш дескриптора TSS для хранения базового адреса, предела и атрибутов соответствующего сегмента состояния задачи. Значение этого регистра можно загрузить/сохранить при помощи привилегированных инструкций LTR/STR. В реальном режиме этот регистр не используется и попытка обращения к нему генерирует особый случай "недействительный код операции" (исключение #6).

47	39	31	23	15	7
32-битный линейный базовый адрес	16-битный предел	GDTR
32-битный линейный базовый адрес	16-битный предел	IDTR

15	7	0
селектор	LDTR
32-битный линейный базовый адрес	16-битный предел	атрибуты
селектор	Task Register
32-битный линейный базовый адрес	16-битный предел	атрибуты
Программно-недоступные поля (загружаются автоматически)

Дата добавления: 2014-01-07