Описание во временной области

При

В этом случае

где — приведенное ко входу АЦП изменение выходного напряжения, вызванное помехой.

где k = 1, 2, 3,..., имеем DU =0, т.е. выражения (3.15) и (3.16) совпадают, как будто помехи нет. Однако (3.17) не может быть выполнено идеально точно, поэтому DU ¹ 0 и можно говорить только об ослаблении помехи в некоторое число раз. Обычно коэффициент подавления помехи синусоидального вида выражают в децибелах:

Введем обозначение М = Т/Т₀ = Tf₀, где T₀ и f₀ - период и частота помехи. Используя это обозначение и взяв интеграл в (3.18), получаем

Таким образом, коэффициент подавления помех зависит от М и j.

Использование двухтактного интегрирования позволяет компенсировать ряд составляющих статической погрешности, вызванных нестабильностью порога срабатывания компаратора, постоянной времени интегратора, тактовой частоты. В АЦП двойного интегрирования высокую стабильность должен иметь только разрядный ток (или источник опорного напряжения при формировании разрядного тока с помощью резистора как показано на рис. 3.27).

В самых точных преобразователях циклу преобразования предшествует цикл «автокоррекции нуля», во время которого на вход преобразователя подается нулевой сигнал. Т. к. в циклах измерения и автокоррекции используются одни и те же интегратор и компаратор, то вычитая результат, полученный в цикле «автокоррекции», из последующего результата измерения, получают эффективное снижение погрешностей на начальном участке шкалы преобразования.

Быстродействие данного АЦП невелико, при заданном числе разрядов оно определяется частотой счетных импульсов f_сч = 1 /Dt_сч. Выбор последней ограничивается в основном временем включения компаратора.

Данные АЦП реализуются на основе интегральной технологии. В качестве примера можно указать ИМС 11-разрядного АЦП К572ПВ2. Представляет собой преобразователь на 3,5 десятичных разряда, работающий по принципу последовательного счета с двойным интегрированием, с автоматической коррекцией нуля и определением полярности входного сигнала. Микросхема представляет собой электронную часть цифрового вольтметра, измеряющего входной сигнал до ±1,999 В и ±199,9 мВ. Цифровая информация отображается на светодиодном индикаторе АЛС324Б. Представляет собой функционально-законченное устройство, для работы ИМС используются только внешние конденсаторы, резисторы и источники питания. Время цикла преобразования при тактовой частоте f_T=50кГц равно 300 мс.

3.5. Параллельные АЦП

3.5.1. Параллельные АЦП (АЦП считывания)

Принцип работы АЦП параллельного действия (или как их еще называют АЦП считывания) основан на одновременном сравнении входного сигнала с 2ⁿ - 1 эталонами, соответствующими n -разрядному двоичному коду, и кодировании результатов этого сравнения. Пример такого преобразователя (для n=3) показан на рис. 3.28. В этом преобразователе 2ⁿ – 1=7 опорных напряжений формируются с помощью резистивного делителя. Каждое из опорных напряжений подается вместе с u_вх на соответствующий компаратор. Срабатывают лишь те компараторы, у которых u_вх > u_оп(i). При этом на выходах компараторов получится унитарный код. Так, например (см. рис. 3.28) если входное напряжение u_вх не выходит за пределы диапазона от 2,5 DU до 3,5 DU (DU – шаг квантования), то компараторы с 1-го по 3-ий устанавливаются в единичное состояние, а компараторы с 4-го по 7-ой – в нулевое. Унитарный код с выходов компараторов подается на фиксирующие триггеры Т₁ … Т₇ с тем, чтобы избежать появления ошибки неоднозначности считывания. С выходов триггеров Т₁ … Т₇ унитарный код подается на кодопреобразователь (приоритетный шифратор), преобразующий его в параллельный двоичный код.

При быстро изменяющемся входном аналоговом сигнале, параллельному АЦП присуща неоднозначность считывания (апертурная погрешность). Решить эту проблему можно, например, предотвратив с помощью схемы выборки-хранения изменение входного напряжения в течение времени измерения. Однако при этом способе ограничивается допустимая частота входного напряжения, так как для установки схемы выборки-хранения необходимо время. Кроме того, вероятность изменения выходных состояний компараторов полностью не исключается, поскольку быстрые схемы выборки-хранения обладают заметным дрейфом.

Этот недостаток можно устранить, если, как показано на рис. 3.28, после каждого компаратора в качестве промежуточной памяти ввести схему запоминания унитарного кода с линейки компараторов – срабатывающие по фронту D-триггеры. В этом случае в цикле преобразования обеспечивается сохранение стационарного состояния на выходе приоритетного шифратора после действия фронта импульса, запускающего триггер.

Как следует из нижеприведенной таблицы, при возрастании u_вх компараторы устанавливаются в состояние «1» по очереди – снизу вверх. Аналогично, при убывании u_вх компараторы устанавливаются в состояние «0» в последовательности сверху вниз (см. рис. 3.28). Такая очередность не гарантируется при крутых фронтах входного напряжения, так как в этом случае преобладающим фактором становятся времена задержки компараторов, из-за различия в которых они могут переключаться в другом порядке. Это переходное состояние при определенных обстоятельствах может быть записано в триггерах, а именно тогда, когда фронт импульса, запускающего триггеры, и фронт сигнала совпадают. Приоритетное кодирование, однако, позволяет уменьшить вредное влияние этого фактора благодаря тому, что значения младших разрядов, не принимаются во внимание (принимается во внимание лишь номер самого старшего сработавшего компаратора см. таблицу состояний приоритетного шифратора).

Время выборки должно быть меньше времени задержки компаратора, а ее начало определяется фронтом запускающего импульса. Различие во временах задержки обусловливает временную неопределенность (апертуру) результата при оцифровке быстро меняющихся сигналов. Чтобы снизить ее величину, целесообразно применить компараторы с возможно меньшим временем задержки.

Таблица состояний приоритетного шифратора
Входы	Выхо-ды	Десятичный экв.
							a2a1a0	Z
						x
					x	x
				x	x	x
			x	x	x	x
		x	x	x	x	x
	x	x	x	x	x	x

Таблица состояний в параллельном АЦП
Входное напряжение	Состояния компараторов	Двоичное число	Десятичный экв.
Uвх/DU								a2a1a0	Z

Кроме того остается в силе ранее сформулированное условие для минимизации апертурной погрешности: необходимо, чтобы за время защелкивания унитарного кода компараторов в триггерах t_t входной сигнал u_вх(t) изменился не более чем на значение шага квантования DU, т.е. u’_вх(t)×t_t < DU.

Благодаря параллельной работе каскадов описанный способ АЦ-преобразования самый быстрый. При использовании ЭСЛ-схем можно обрабатывать сигналы с частотой до 50 МГц.

Параллельные АЦП нашли широкое распространение из-за того, что они в принципе обладают самым высоким быстродействием из всех видов АЦП. Оно определяется быстродействием компараторов и задержками в кодирующем устройстве. При каждом преобразовании последовательно выполняются три операции: срабатывание схем сравнения, срабатывание триггеров и преобразование унитарного кода в параллельный двоичный код. Существенным недостатком параллельных АЦП является необходимость в большом количестве компараторов. Так, для 8-разрядного АЦП требуется 255 компараторов. Это затрудняет реализацию многоразрядных (свыше 6…8) АЦП в интегральном исполнении. Кроме того, точность преобразования ограничивается точностью и стабильностью компараторов и резистивного делителя. На основе этого способа строят наиболее быстродействующие АЦП с временем преобразования в пределах десятков и даже единиц наносекунд, но ограниченной разрядности (не более 6 разрядов). На основе данного метода преобразования серийно выпускается БИС шестиразрядного АЦП К1107ПВ1 с временем преобразования не более 100 нс (см. рис.).

Кроме того, параллельные АЦП используются в качестве узла (каскада) последовательно-параллельного преобразователя, рассмотренного далее в настоящей главе.

3.5.2. Последовательно-параллельные АЦП

Недостаток параллельного метода состоит в том, что число компараторов экспоненциально возрастает с возрастанием длины кодового слова (разрядности двоичного числа). Для 8-разрядного преобразователя требуется, например, уже 2⁸-1=255 компараторов. Можно значительно уменьшить аппаратурные затраты, снизив скорость преобразования. Для этого комбинируют параллельный метод и метод двоично-взвешенного приближения.

При построении 8-разрядного преобразователя по последовательно-параллельному принципу в первом шаге параллельно преобразуется четыре старших разряда кода (рис. 3.29). Результат представляет собой грубо квантованное значение входного напряжения. Из него с помощью ЦАП образуется соответствующее аналоговое напряжение, которое вычитается из входного напряжения. Остаток представляется в цифровой форме вторым 4-разрядным АЦП.

Если разность между грубо приближенным значением и входным напряжением усилить в 16 раз, можно использовать два АЦП с одним и тем же диапазоном входного напряжения. Различие между обоими преобразователями заключается, конечно, в требовании к точности: у первого АЦП она должна быть почти такой же, как у 8-разрядного преобразователя, так как иначе полученную разность не будет иметь смысла квантовать с меньшим (в данном случае в 16 раз) шагом квантования.

Грубо приближенная и точная выходные величины должны, естественно, соответствовать одному и тому же входному напряжению U_вх(t). Из-за наличия задержки сигнала в первой ступени возникает, однако, временное запаздывание. Поэтому при использовании этого способа входное напряжение с помощью устройства выборки-хранения поддерживается постоянным до тех пор, пока не будет получено все число.

При разработке последовательно-параллельных АЦП кроме задач, возникающих при проектировании любого типа АЦП, возникают задачи выбора структуры и согласования шкал отдельных ступеней АЦП. Рассмотрим некоторые особенности этих задач.

Для 7-разрядного последовательно-параллельного АЦП, осуществляющего преобразование сигнала u_вх(t) £ 4B, необходимо выбрать разрядность АЦП1 и АЦП2 и осуществить согласование их шкал.

В связи с тем что сложность схемы формирования разностного сигнала для второй ступени (АЦП2) (см. рис. 3.29) возрастает с увеличением числа разрядов первой (АЦП1), что ухудшает быстродействие всего АЦП, целесообразно в первой ступени использовать меньшее число разрядов. Компромиссом для данного АЦП будет использование в АЦП1 трех, а в АЦП2 – четырех разрядов.

Для согласования шкал параллельных АЦП необходимо, чтобы полный размах входного напряжения АЦП2 был равен шагу квантования АЦП1 Du₁, т.е. Du₁ = u_{вх max} /8 = 500 мВ. Шаг квантования АЦП2 Du₂ равен при этом шагу квантования Du рассматриваемого АЦП, т. е. Du = Du₂ = u_{вх max} /2⁷ = 31,25 мВ.

На рис. 3.30 показана схема последовательно-параллельного включения БИС АЦП К1107ПВ1.

Кроме рассмотренного многоступенчатого последовательно-параллельного АЦП применяются многотактные последовательно-параллельные АЦП. В них один и тот же параллельный АЦП работает последовательно несколько раз с соответствующим управлением пороговыми напряжениями путем изменения U_оп, приложенного к резистивному делителю параллельного АЦП. Это позволяет снизить аппаратурные затраты, однако при прочих равных условиях преобразователи такого типа оказываются в несколько раз более медленными по сравнению с рассмотренными многоступенчатыми.

Ниже приведены фрагменты документации на некоторые отечественные и зарубежные параллельные АЦП.

4. Цифровые фильтры

Частотно-зависимую передаточную функцию можно реализовать с помощью пассивных и активных аналоговых фильтров. Варианты реализации таких фильтров рассматривались неоднократно в других базовых дисциплинах специальности ПЭ (ТОЭ, МАРЭС, Электронные цепи и т.д.). Как известно, преобразуемым сигналом являлось напряжение, описываемое непрерывной функцией времени. Сами же схемы фильтров были построены на основе усилителей, резисторов и конденсаторов.

В последнее время все чаще предпочитают производить обработку сигнала не в аналоговой, а в цифровой форме. Преимущество цифровой обработки заключается как в обеспечении большей точности и воспроизводимости результатов, так и в меньшей чувствительности к помехам. Недостатком является большая сложность схемы, однако значение этого фактора по мере возрастания степени интеграции цифровых схем убывает.

При использовании цифровых фильтров вместо непрерывной величины обрабатывается дискретная цифровая последовательность. Цифровой фильтр содержит арифметический блок и память. При переходе от аналоговых фильтров к цифровым необходимо решить два вопроса:

1) как без потери информации представить непрерывное входное напряжение числовой последовательностью;

2) каким образом необходимо преобразовать числовую последовательность, чтобы добиться реализации искомой передаточной функции.

На первый из этих вопросов был дан ответ в пункте 1.2.1. при рассмотрении теоремы Котельникова-Найквиста. Рассмотрим теперь второй вопрос.

4.1. Цифровая функция передачи фильтра

Из ранее изученных курсов известно, что аналоговые фильтры реализуются на основе интеграторов, сумматоров и элементов, задающих значения масштабных коэффициентов. Переход к цифровым фильтрам производится путем замены интегратора элементом задержки. Такой элемент задержки можно построить, например, на основе регистра сдвига, в котором выбранное значение входной функции сдвигается с частотой выборки f₀,. В простейшем случае задержка осуществляется на один временной интервал T₀. Пример такого цифрового фильтра первого порядка представлен на рис. 4.1. Рассмотрим его работу во временной области.

Пусть задана временная последовательность {x(t_i)}, которая служит в качестве входного сигнала для устройства, показанного на рис. 4.1. Найдем соответствующую выходную последовательность {у(t_i)}. В момент времени t_i на входе памяти находится числовое значение x(t_i) - С₀×y(t_i). Со сдвигом на один такт оно появляется на выходе устройства памяти. При этом для выходной последовательности имеем соотношение:

y(t_i+1)= x{t_i} - C₀×y(t_i). (4.1)

Это дифференциальное уравнение подобно дифференциальному уравнению для аналоговой системы. Задавая начальное значение у(t₀), его можно использовать в качестве рекуррентной формулы для вычисления выходной последовательности. В качестве примера выберем у(t₀) =0 и найдем переходную характеристику для С₀ = - 0,75. Она приведена на рис. 4.2. Понятно (из анализа переходной характеристики), что схема является фильтром нижних частот.

Дата добавления: 2014-01-20