Иеpаpхическая система моделей, используемых в САПР элементов БИС

Вопросы для самопроверки

1. Как строятся концепции моделирования проектирования аналоговых устройств при иерархическом проектировании «сверху вниз» и «снизу вверх».

2. Назовите основные преимущества и отличия симуляторов для схемотехнического анализа.

3. Какие программы по моделированию АИС существуют на современном рынке?

4. Поясните процесс верификации аналогового блока (устройства) на примере поведенческой модели.

5. Что включает в себя процесс исследования архитектуры

6. В чем заключается точность построения spice-модели устройства?

Сложившееся в практике проектирования разделение труда между разработчиками БИС, с одной стороны, и учет реальных возможностей современных ЭВМ - с другой, диктуют иной метод моделирования. Общепринятым в настоящее время является метод, согласно которому на различных уровнях моделирования используют различные модели. Это обеспечивает достижение разумного компромисса: сложность модели -точность моделирования. Кроме того, такой метод позволяет достаточно гибко и оперативно проводить сравнение результатов моделирования с экспериментальными данными и уточнять исходные значения, т.е. осуществлять итерационный процесс оптимизации приборных структур по электрофизическим параметрам с учетом заданных электрических параметров, принятых ограничений. Этот метод позволяет также соразмерять возможности численного моделирования по точности с точностью исходных данных. В условиях резкого увеличения размерности задач, характерного для этапа создания СБИС, главной тенденцией развития методов моделирования стало совместное применения моделей различных иерархических уровней. Идея многоуровневого моделирования структур элементов БИС подразумевает комплексное использование при проектировании различных моделей одного и того же объекта - полупроводникового прибора транзисторного типа. На этапе технологического моделирования применяют модели, имитирующие процессы ионного легирования диффузии, эпитаксиального (гомо, гетеро, молекулярного) наращивания и оксидирования.

Именно эти процессы в основном определяют распределение примесей в полупроводниковых структурах, глубины и конфигурации р-n-переходов. Кроме этих моделей используют модели процессов формирования поверхностных конфигураций (топологии). Такими моделями являются модели литографии, исключающие нанесение и травление пленок. Исходными данными для моделирования являются параметры режимов соответствующего технологического оборудования (время обработки, температура, наружное давление, доза и энергия ионной бомбардировки и т.п.). Общее назначение моделей технологических процессов - модели планарной технологии создания БИС - состоит в получении информации о конфигурации и размерах областей, распределении примесей в полупроводниковой структуре. На основании этой информации по известным зависимостям определяют электрофизические параметры отдельных рабочих областей структуры, например подвижность, время жизни носителей, скорость рекомбинации и т. п.

Как объект моделирования полупроводниковый прибор представляет собой тpехмеpную структуру из полупроводниковых; диэлектрических и металлических областей со сложным распределением концентраций легирующих примесей и с различными электрофизическими параметрами Кроме того, особенностью объекта моделирования является множество физических процессов, протекающих в его структуре, и сложный характер взаимодействия с окружающей средой. Исходя из задач проектирования элементной базы в качестве основных определены следующие классы моделей интегральных структур: 1) стpктуpно-физические; 2) физико-топологические; 3) электрические.

Совокупность моделей образует систему, взаимосвязи в которой определяются иерархическим принципом. Модели, используемые на каждом последующем более высоком уровне проектирования, отличаются большей степенью абстрагирования. Результаты моделирования на более низком, уровне используют как исходные данные для моделирования на более высоком уровне. Для каждого уровня характерны своя теоретическая основа и математический аппарат для синтеза и анализа моделей. На первом уровне моделирование производят наиболее детально.

На основе феноменологической теоpии полупроводников рассматривают физические процессы в полупроводниковой структуре: дрейф, диффузию, генерацию и рекомбинацию основных и неосновных носителей заряда. Исходными данными являются структурно-технологические параметры (геометрия структуры и распределение концентрации примесей в ней). В результате моделирования получают пространственно-временные распределения подвижных носителей заряда и электрического потенциала в структуре.

На втором уровне моделирования полупроводниковых структур используются модели с меньшей детализацией. На основе теории поля с распределенными источниками тока рассматривают процессы растекания токов основных носителей заряда в рабочих областях элементов (транзисторных, функционально-интегрированных элементах, резисторах и т.п.). Исходными данными для такого моделирования являются топология и так называемые интегральные параметры физической структуры, инвариантные относительно топологии. К таким параметрам относятся удельные значения объемных и поверхностных сопротивлений рабочих областей, канальные токи р-n-переходов, барьерных и диффузионных областей.

Эти параметры могут быть определены на первом уровне моделирования или же экспериментально с помощью специальных тестовых элементов. Модели второго уровня, использующие уже найденные с помощью сложных физических моделей первого уровня интегральные параметры физической структуры, экономят машинное время по сравнению с моделями первого уровня за счет исключения вычислений пространственного распределения носителей заряда на каждом шаге итерационного процесса отработки топологии элементов. По существу, применение моделей второго уровня делает реальным автоматизацию процесса разработки топологии элементов за счет разделения задачи большой размерности, непосильной для современной вычислительной техники.

Таким образом, модели данного уровня, используются в качестве исходных данных результаты моделирования на первом уровне, позволяют с помощью ЭВМ определить параметры электрических эквивалентных схем. Математическим аппаратом анализа на данном уровне являются численные методы решения дифференциальных уравнений в частных производных, в основе которых лежит метод конечных разностей.

Модели третьего уровня представляют собой обширную группу электрических эквивалентных схем. Эквивалентные схемы полупроводниковых приборов широко используют для расчета электрических режимов БИС. Теоретической основой для синтеза, данного класс моделей, являются модели первого уровня, применяемые и для идентификации некоторых параметров эквивалентных схем.

Другой основой синтеза электрических эквивалентных схем и средством идентификации их параметров являются физико-топологические модели. В этом случае появляется возможность учета в эквивалентных схемах конкретной топологии элементов БИС. Кроме того, разработаны методы идентификации параметров эквивалентных схем по экспериментальным ВАХ. Результатом моделирования является нахождение токов и напряжений в ветвях и узлах принципиальной электрической схемы БИС илй ее фрагментов. Данные модели являются практически единственным аппаратом оценки эффективности того или иного схемотехнического решения БИС или ее отдельных фрагментов с учетом особенностей физической структуры и топологии. В конечном счете от точности данных моделей зависит точность прогнозирования электрических характеристик БИС.

Система схемотехнического моделирования AVOSpice компании UniqueICs(www.uniqueics.ru), базирующейся в Зеленограде, - один из самых быстрых Spice-симуляторов в мире на сегодяшний день. Технологии и научные разработки, применяемые в этой программе, идут в русле (в чем-то даже опережая) современных тенденций развития средств точного электрического моделирования СБИС.

Для современной микроэлектроники характерно постоянное усложнение проектируемой элементной базы. Широкое распространение в последнее время получили сложные СБИС типа система на кристалле (SoC) и система в корпусе (SiP). Их доля уже сейчас составляет существенную часть от общего числа проектируемых интегральных схем и в дальнейшем ее рост будет продолжаться. На одном кристалле SoC одновременно могут размещаться большие цифровые блоки управления, аналоговые блоки обработки сигнала, различные датчики. Кроме того, при проектировании таких систем часто уже нельзя пренебрегать влиянием индуктивностей контактных площадок и выводов корпуса ИС. Основные проблемы, с которыми сталкиваются разработчики SoC, - высокая размерность системы и необходимость совместного моделирования блоков, описанных в виде различных математических моделей, в рамках этой системы. Развитие средств поведенческой и функционально-логической верификации интегральных схем сверхбольшой степени интеграции (СБИС) позволило проектировать устройства, содержащие десятки миллионов транзисторов. Однако такое проектирование не является достаточно точным и, как следствие, результаты могут быть противоречивыми. Это приводит к необходимости оставлять большие "запасы", например по быстродействию. Для схем, разрабатываемых по технологии 90 нм и меньше, такой запас может быть двух- или трехкратным. Получить работоспособные схемы, работающие на предельных характеристиках, например частотах, можно только применив более точные методы схемотехнического моделирования. Использование средств схемотехнического моделирования для полной верификации проектов существенно повышает вероятность изготовления СБИС с заданными характеристиками и позволяет выявить области на кристалле, оптимизация которых обеспечит повышение быстродействия и/или улучшение других параметров схем.

Дата добавления: 2014-10-17