КАТЕГОРИИ: Архитектура-(3434)Астрономия-(809)Биология-(7483)Биотехнологии-(1457)Военное дело-(14632)Высокие технологии-(1363)География-(913)Геология-(1438)Государство-(451)Демография-(1065)Дом-(47672)Журналистика и СМИ-(912)Изобретательство-(14524)Иностранные языки-(4268)Информатика-(17799)Искусство-(1338)История-(13644)Компьютеры-(11121)Косметика-(55)Кулинария-(373)Культура-(8427)Лингвистика-(374)Литература-(1642)Маркетинг-(23702)Математика-(16968)Машиностроение-(1700)Медицина-(12668)Менеджмент-(24684)Механика-(15423)Науковедение-(506)Образование-(11852)Охрана труда-(3308)Педагогика-(5571)Полиграфия-(1312)Политика-(7869)Право-(5454)Приборостроение-(1369)Программирование-(2801)Производство-(97182)Промышленность-(8706)Психология-(18388)Религия-(3217)Связь-(10668)Сельское хозяйство-(299)Социология-(6455)Спорт-(42831)Строительство-(4793)Торговля-(5050)Транспорт-(2929)Туризм-(1568)Физика-(3942)Философия-(17015)Финансы-(26596)Химия-(22929)Экология-(12095)Экономика-(9961)Электроника-(8441)Электротехника-(4623)Энергетика-(12629)Юриспруденция-(1492)Ядерная техника-(1748) |
Параллельный сумматор с одновременным переносом
Параллельный сумматор со сквозным переносом При построении сумматора со сквозным переносом представим выражение для сигнала переноса в следующем виде: Pi+1=aibiÈaiPiÈbiPi=aibiÈ(aiÈbi)Pi=CiÈTiPi, где Ci=aibi – собственный перенос, сформированный в i -ом разряде; Ti=aiÈbi - признак распространения переноса, образованного в предыдущих разрядах, через i -разряд; Ti×Pi - транзитный перенос, т.е. перенос из предыдущих разрядов, проходящий через i -й разряд. С учетом полученного выражения для Pi+1 схема сумматора со сквозным переносом может быть представлена в виде. В этой схеме предполагается, что в каждом i -ом одноразрядном комбинационном сумматоре формируется кроме Si еще и Ci=aibi и Ti=aiÈbi. Время суммирования m разрядных чисел равно tå= tзå+(m-1)tзр, где tзå – время задержки в одноразрядном сумматоре сигнала на выходе S (суммы), tзр - задержка в цепях формирования переноса. Отличительная особенность таких сумматоров заключается в том, что формирование переноса производится до образования цифры суммы в каждом разряде, что и способствует увеличению быстродействия. Время формирования суммы может быть еще уменьшено, если использовать сумматоры с одновременным (параллельным) переносом. Принцип построения таких сумматоров заключается в том, что значение каждого разряда суммы получается в результате одновременного анализа данного и всех более младших разрядов слагаемых. Для вывода формулы одновременного переноса в (i+1) -ый разряд (Pi+1) представим все формулы сквозного переноса для каждого разряда: P1 P2=C1ÈT1P1 P3=C2ÈT2P2 ..... Pi=Ci-1ÈTi-1Pi-1 Pi+1=CiÈTiPi Подставив в уравнение Pi+1 значение Pi, получим Pi+1=CiÈTiСi-1ÈTiTi-1Pi-1. Подставляя в это уравнение Pi-1 имеем Pi+1=CiÈTiСi-1ÈTiTi-1Ci-2ÈTiTi-1Ti-2Pi-2 и т.д. В конечном счете логическое уравнение переноса в (i+1) разряд, выраженное через значения разрядов слагаемых имеет вид: Pi+1=CiÈTiСi-1ÈTiTi-1Ci-2ÈTiTi-1Ti-2Ci-3È…ÈTiTi-1Ti-2…T3T2C1ÈTiTi-1Ti-2…T3T2T1P1 Из этого уравнения следует, что на выходе i -го разряда перенос Pi+1 возникает тогда, когда он образован в данном разряде, или если он был образован в некотором предыдущем разряде, а во всех последующих разрядах, включая данный, выполняется условие распространения переноса. Следовательно, перенос в каждом разряде может быть выработан одновременно с запуском переноса P1 в младший разряд. Из этого уравнения может быть образована система уравнений для сумматора с одновременным переносом. Система уравнений для четырехразрядного сумматора имеет следующий вид: P1 P2=C1ÈT1P1 P3=C2ÈT2C1ÈT2T1P1 P4=C3ÈT3C2ÈT3T2C1ÈT3T2T1P1 На основании записанной системы уравнений строится схема сумматора с одновременным переносом, которая имеет следующий вид. Т.к. слагаемые А и В в такой схеме подаются параллельно, то и переносы формируются одновременно. Время суммирования чисел в таком сумматоре равно tå= tзå+tзр, tзå - время задержки формирования сигнала суммы (Si), tзр - время задержки формирования сигнала переноса. Схема формирования сигнала переноса на элементах булевого базиса в каждом разряде трехуровневая (один уровень – вычисление Ti и Сi, второй и третий уровни получение Pi+1 по сформированным - Ti и Сi). Поэтому tзр=3Dt, где Dt – задержка сигнала в одном логическом элементе. Такие сумматоры являются самыми быстродействующими. Из приведенной схемы видно, что цепи формирования сигнала переноса с увеличением номера разряда i усложняются и сам сумматор, в отличие от ранее рассмотренных, построен на неоднотипных схемах разрядов, т.е. является не регулярным. (Регулярными являются сумматоры, построенные на однотипных схемах, например сумматоры с последовательным и сквозным переносами). Поэтому существующие ограничения по нагрузочной способности и коэффициенту объединения не позволяют строить сумматоры с одновременным переносом на большее число разрядов. На практике используют в зависимости от требуемого быстродействия различные схемы сумматоров с групповым переносом.
Дата добавления: 2014-10-31; Просмотров: 1098; Нарушение авторских прав?; Мы поможем в написании вашей работы! Нам важно ваше мнение! Был ли полезен опубликованный материал? Да | Нет |