Логические анализаторы. Во многих случаях для анализа работы вычислительной системы необходимо зафиксировать изменяющийся с высокой частоюй информационный поток нескольких линий на

Во многих случаях для анализа работы вычислительной системы необходимо зафиксировать изменяющийся с высокой частоюй информационный поток нескольких линий на протяжении нескольких циклов работы вычислительной системы. Для этих целей применяются логические анализаторы. Типовая структура данного средства отладки показана на рис. а его внешний вид — на рис..

При использовании логического анализатора его входы подключают к кон­тролируемым точкам вычислительной системы и проводят его программиро­вание. При программировании логического анализатора задаются:

метод формирования тактовых импульсов регистрации событий во внут­ренней памяти анализатора (от внутреннего генератора, от внешней цепи, коэффициент деления частоты тактовых импульсов);

признаки событий формировгние которых активизирует процесс фикса ции состояний отлаживаемой вычислительной системы в памяти анализа­тора (значения или диапазон значений контролируемых шин, тип собы­тия — запускающее процесс per ис грации или останавливающее его);

количество предзапусков логического анализатира (указывает, какое ко­личество регистрационных отсчетов анализатора предшествующих появ­лению запускающих событий, следует сохранить в памяти).

Рис.. Внешний вид логического анализатора

Скопленные измерения могут быть представлены различными способами:

1. в виде графа переходов в пространстве состояний;

2. в виде временных диаграмм;

3. в виде цифровых кодов;

4. в виде дизассемблированных мнемоник команд шины данных.

Логические анализаторы позволяют подсчитывать количество событий за­данного типа, произошедших за интервал измерения, определять временные параметры сигналов, фиксировать и отображать помехи (импульсы с дли­тельностью менее минимально допустимой, заданной пользователем) в кон-, тролируемых цепях.

Используемые в настоящее время логические анализаторы позволяют кон­тролировать одновременно до 150 точек схемы, обладают емкостью памяти

Рис. 4.20. Пример блок-схемы отлаживаемой программы

до 32 Мбайт на канал и позволяют фиксировать состояние контрольных то­чек с периодом от единиц секунд до долей наносекунд. Популярны логиче­ские анализаторы фирмы Hewlett-Packard.

Рассмотрим методику использования логического анализатора при отладке на реальной аппаратуре программы, схема работы которой показана на рис..

Допустим, исследователя интересует решение задачи в момент передачи управления от команды "А 5" к команде "А6" после двух повторений внешне­го цикла "Al"—"А9" и восьми повторений внутреннего цикла "А2"—"А7". Для запуска в этой области программы необходимо сформировать следующее условие запуска:

обнаружить "А1" 2 раза;

обнаружить "А2" 8 раз;

обнаружить последовательность адресов "А5" и "А6", идущих подряд.

Дата добавления: 2014-12-10