АЦП считывания (флэш)

На рис. приведена блок-схема типичного АЦП считывания. В состав преобразователя входят 2n-1 компараторов и делитель напряжения, образованный 2n резисторами, где n – разрядность АЦП. Делитель формирует линейку опорных напряжений, подаваемых на компараторы. Опорные напряжения в линейке формируются с шагом, соответствующим LSB (least significant bit – младший значащий разряд), и напряжение, подаваемое на опорный вход некоторого компаратора, на 1 LSB больше, чем на входе соседнего компаратора, включенного ниже.

Напряжение, соответствующее LSB, определяется отношением опорного напряжения UREF к числу 2n делений шкалы. Каждый компаратор вырабатывает «1», когда входное напряжение АЦП больше напряжения, поданного на опорный вход данного компаратора. В противном случае компаратор вырабатывает «0». Таким образом, если входное напряжение АЦП находится между Vx4 и Vx5, компараторы с первого по четвертый вырабатывают на выходе значение «1», на выходе остальных компараторов выставляется «0». Код на выходе линейки компараторов подобен показаниям ртутного термометра, вместо столбика ртути здесь фигурируют «1» на выходах компараторов. Выходной код компараторов затем преобразуется декодером в соответствующий цифровой выходной код.
Время преобразования не зависит от числа разрядов.

Требования к согласованию элементов у АЦП считывания как и у АЦП последовательного приближения или конвейерных удваиваются на каждый бит увеличения разрешения. Размеры кристалла, стоимость и энергопотребление АЦП считывания почти удваиваются при каждом бите увеличения разрешения. Это происходит в результате увеличения числа компараторов и резисторов.

Дата добавления: 2015-01-03