Регистры сдвига (последовательный)

Основную массу регистров, используемых на практике, представляют регистры сдвига или последовательные регистры. Этот вид регистров отличается большим разнообразием, как в функциональном отношении, так и в отношении схемных решений, временных параметров, емкости и т.п.

Регистры сдвига, помимо операции хранения, осуществляют преобразование последовательного двоичного кода в параллельный, а параллельного – в последовательный, выполняют арифметические и логические операции, служат в качестве цифровых элементов временной задержки.

В зависимости от количества каналов, по которым поступает информация на входы разрядов сдвигового регистра, различают регистры парафазные (информация на каждый разряд поступает по двум каналам – прямому и инверсному) и однофазные (информация поступает по одному каналу).

При проектировании сдвиговых регистров необходимо обязательно применять триггеры, синхронизируемые фронтом, так как во время действия синхросигнала изменяются состояния выходов триггеров, которые подключены к входам последующих триггеров. Таким образом, изменяется состояние входов последующих триггеров, и если синхроимпульс еще не кончился, то

триггеры, синхронизируемые уровнем, переключаются в новое состояние, т.е. за время действия одного синхросигнала (один такт) информация в регистре продвигается более чем на один разряд и нормальное функционирование регистра (сдвиг на один разряд за один такт) нарушается.

Своим названием они обязаны характерной для этих устройств операции сдвига. Сущность сдвига состоит в том, что с приходом каждого тактового импульса происходит перезапись (сдвиг) содержимого триггера каждого разряда в соседний разряд без изменения порядка следования, единиц и нулей. При сдвиге информации вправо после каждого тактового импульса

бит из старшего разряда сдвигается в младший, а при сдвиге влево – наоборот.

На схемах символом регистра служат буквы RG. Для регистров сдвига указывается так-

же направление сдвига:  – вправо;  – влево;  – реверсивный (двунаправленный).

На рис. 6.1 приведена схема четырехразрядного регистра с последовательным вводом входной информации и сдвигом ее вправо. В схеме используются RSJK-триггеры с инверсными входами R и S, которые по этим входам управляются "0". Наличие "1" на этих входах разрешает работу JK-триггера. При наличии "0" на входах S триггеры устанавливаются в "1", а при наличии "0" на входах R триггеры устанавливаются в "0". Подача "0" на входы R и S одновременно запрещена. На схеме входы S триггеров никуда не подключены. Такой режим работы допустим только триггеров выполненных по технологии ТТЛ. В элементах ТТЛ отключение входа ИМС эквивалентно подаче на его вход уровня логической "1". В схеме на рис. 6.1 JK-триггеры используются в режиме D-триггера. Для этого входной сигнал подается на вход J первого триггера DD1 напрямую, а на вход K – через инвертор. В

остальных триггерах такой режим работы обеспечивается соединением входов J с прямыми выходами триггеров, а входов K – с инверсными выходами.

Допустим, что в регистр последовательно вводится со входа DI, начиная с младшего разряда, двоичный код 1101, который поступает от внешнего устройства синхронно с тактовими импульсами. С первым тактовым импульсом в триггер DD1 будет записана единица младшего разряда. Со следующим тактовым импульсом эта единица будет сдвинута в триггер DD2 и окажется на его выходе. Одновременно в первый триггер поступит нуль (следующий разряд кода). Таким же образом будут происходить сдвиги с выхода Q2 на вход DD3 и с Q3 в DD4. После четырех тактовых импульсов код на выходах триггеров Q4…Q1 будет соответствовать входному коду (рис. 6.2) и может быть считан внешним устройством. Таким образом, регистр преобразует последовательный код в параллельный. После очередного тактового импульса (в данном слу-

чае – пятого) информационный сигнал, бывший на выходе последнего триггера, выводится из регистра и пропадает.

На выходе Q4 каждый сигнал появляется через четыре такта, считая с момента подачи его на вход. Это свойство регистра сдвига часто используется для задержки цифровой информации на заданное число тактовых периодов.

Разрядность регистра сдвига, подобного показанному, может быть увеличена подключением дополнительных триггеров.

На рис. 6.3,а приведена схема последовательного регистра, выполненного на D-

триггерах, а на рис. 6.3,б – временные диаграммы сигналов, поясняющие его работу. На рисунке введены следующие обозначения: DI (Data Input) – вход данных, DO (Data Output) – выход данных.

Дата добавления: 2015-03-29