Оптимального управления 4 страница

При отсутствии аргумента t система (2.1) переходит в ал­гебраическую форму:

В этом случае анализ КА сводятся к анализу и решению си­стемы:

где А — прямоугольная двоичная матрица размерностью [п,т], п>т; S— фундаментальный вектор логической системы [9] раз­мерностью я; b — двоичный вектор размерностью n. Основная задача состоит в TOW, чтобы найти матрицу, псевдообратную матрице А. Решение системы (2.3), в которой переменных больше чем уравнений, приводит к множеству решений. Поэтому псевдообратная матрица не является единственной. Полный набор псевдообратных матриц определяет полный набор допустимых векторов решения.

Одним из методов решения является метод, аналогичный методу исключения Гаусса при решении линейных систем алгебраических уравнений с вещественными числами. Суть метода состоит в сложении уравнений для исключения переменных, входящих в эти уравнения. Эффект поглощения членов уравнений в результате их сложения по mod 2 связан с выполнением одной из аксиом алгебры Жегалкина:

Процедура заключается в преобразовании матрицы А так, чтобы в результате сложения строк матрицы по правилам эле­ментарных преобразований по mod 2 результирующая матрица имела бы минимальное число ненулевых элементов. Это и есть решение.

С каждой компонентой х. вектора х может быть связан век­тор, названный вектором атрибутов х_а. Например, значениями атрибутов могут быть: х_а(/, 1) — значение "/'"-й компоненты век­тора х, тип данных — двоичный;

• x_a(i,2) — значение параметра t, тип данных — целый;

• x_a(i,3) — текст высказывания на естественном языке, с ко­торым связана "/"-я компонента вектора х, тип данных — сим­вольная строка;

• x_a(i,4) определяет, является ли высказывание "атомом" или нет, тип данных — двоичный; и т. д.

Значения "атома" имеют высказывания, которые по опре­делению пользователя не требуют семантической (смысловой) интерпретации.

Количество компонент вектора атрибутов не является фик­сированным и может изменяться в зависимости от смыслового содержания задачи.

Формализованное представление цели задачи заключается в том, что высказывания, заданные в вопросительной форме, можно интерпретировать как цели и преобразовывать их в математическую форму. Например:

• задача прогнозирования, соответствующая процессу эво­люции, когда надо для системы (2.1) определить дс(7) при за­данных дс(0), u(t), г, s, q,

• задача идентификации состояния, соответствующая про­цессу выявления уничтожаемых решений, когда надо для систе­мы (2.1) определить х(0), по наблюдению y(t) за число шагов Т;

• задача оптимального управления, соответствующая про­цессу синтеза генетического алгоритма, когда надо для системы

(2.1) определить минимальное число шагов Т для перевода ее из заданного состояния дс(0) в другое заданное состояние х(Т);

• прямая задача логического вывода, соответствующая про­цессу скрещивания решений и наследования, когда надо для системы (2.2) определить х при заданном г,

• обратная задача логического вывода, соответствующая про­цессу корректировки и самообучения, когда надо для системы

(2.2) определить г при заданном х.

Согласно существующей парадигме, перечисленные задачи относятся к классу логических задач и обычно решаются по­средством так называемой дедуктивной машины логического вывода. Как отмечалось выше, недостатком этих методов явля­ется эвристический характер принятия решений.

Основным препятствием к решению перечисленных задач является их нелинейный характер, скрытый в векторе конъюн­кций г. Поэтому для устранения этого препятствия предлагается системы (2.1)—(2.2) преобразовать в линейные. Возможность та­кого преобразования не является очевидной.

Векторы х и z являются компонентами фундаментального вектора S, а логические функции, образованные путем умноже­ния их идентификационных строк на вектор S, являются ли­нейными. Это и есть основание для приведения систем (2.1)— (2.2) к линейной форме.

Основным результатом решения ЛУ в линейной форме яв­ляется нахождение допустимых значений двоичных переменных и функций.

Нахождение лучшего (или более корректно предпочтитель­ного) решения из допустимых приводит к проблеме оценива­ния с использованием значений атрибутов переменных. При этом вначале осуществляется переход от логических переменных к численным. Затем, если все атрибуты могут быть представлены в виде метризуемых множеств, то после выбора критерия пред­почтительного решения задача сводится к числовой задаче ма­тематического программирования. Методы решения задач мате­матического программирования хорошо разработаны, поэтому сведение исходной задачи к задаче или последовательности за­дач математического программирования можно считать желае­мой целью применительно к излагаемому нами алгебраическо­му подходу.

Алгоритм приведения ЛУ к форме ЛПМ включает в себя следующие шаги.

Сначала задача описывается системой ЛУ в полиномиаль­ной форме (форме Рида — Малера — Жегалкина), отнесенной к некоторому начальному шагу алгоритма и соответствующем ему начальному вектору состояния. Затем рассматривается пос­ледовательный ряд шагов алгоритма, на которых векторы состо­яний выражаются через компоненты вектора начального состо­яния и компоненты неповторяющихся конъюнкций (термов) из этих компонент (компонент фундаментального вектора 5).

Внутренний язык задачи L в алфавите (0,1), определяющийся на первом шаге суммарным вектором начального состояния и вектором термов из компонент этого вектора, расширяется за счет термов, составленных из новых комбинаций компонент вектора начального состояния, отнесенных к различным тактам алгоритма.

Расширение исходного языка L заканчивается на такте Г, после которого на каждом новом такте не образуется новых ком­бинаций (сочетаний) термов из компонент вектора начального состояния. В результате исходная система ЛУ, описывающая за­дачу, преобразуется в расширенную систему ЛУ по форме со­впадающую с системой, характерной для ЛПМ.

Рассматриваемый ниже метод, названный методом расши­рения пространства состояний (РПС), базируется на известных идеях расширения алфавитов операторов логических систем и наиболее близок к методам "Диагностического расширения " и "Линейного расширения конфигураций" [21]. Метод "Диагно­стического расширения" основан на понятиях о диагностиче­ских матрицах. Однако этот метод не дает ответа на вопрос, как в явной форме найти диагностическую матрицу для заданного оператора. Более того, в [22] делается вывод, что подобная зада­ча, по всей видимости, относится к классу NP-полных, и по­этому поиск ее простого решения вряд ли оправдан. Формули­руя определение диагностических матриц, мы преследуем совсем иную цель — "навязать" любому оператору некоторую диагнос­тическую матрицу, не проверяя предварительно ее существова­ние. Метод "Линейного расширения конфигураций" разработан для оценки мощности конфигураций и не решает основной про­блемы сведения исходной нелинейной системы к линейной. Напомним, что под линейной системой ЛП понимается систе­ма, записанная в базисе Жегалкина. В этой системе все алгебраи­ческие операции выполняются по mod 2 и такая система не со­держит конъюнкций Л П.

Приведение ЛУ к форме ЛПМ связано с применением тех­нологии символьных преобразований. Для этих целей использу­ются известные приемы сравнения символьных строк и подста­новок, а также новые приемы матрично-векторного умножения и сложения данных типа символьной строки, компонентами ко­торой являются целые числа, обозначающие номера слов языка L. При этом символьные строки типа полиномов Рида — Мале­ра— Жегалкина подставляются в другие символьные строки и преобразуются за счет приведения подобных членов по правилам вычислений логических функций по mod 2 в новые полиномы.

где X(t) — расширенный, по отношению к первому словарю, двоичный вектор состояния; «(/) — вектор входа; Y(t) — вектор выхода; g_y h — 0,1 векторы; А, В, С, D — 0.1 матрицы.

В качестве примера рассмотрим двоичный счетчик, кото­рый является типичным конечным автоматом простейшего вида. Его структурная схема изображена на рис. 2.21.

Откуда:

следовательно, в нем происходит замыкание КА обратной свя­зью по состоянию.

Покажем, как двоичный счетчик представить в форме ЛПМ. Положим, что на вход двоичного счетчика подаются им­пульсы, равные "1", т. е. u(t) — 1. Пусть число двоичных разря­дов равно 3, тогда

Объединяя (2.10), (2.11) и проводя преобразования по правилам алгебры логики, получим

Откуда получаем

Матричное уравнение (2.13) типично для КА в форме ЛПМ.

При каскадном наращивании структуры (2.12) двоичный счетчик можно представить в форме ЛПМ для любого числа разрядов.

Рассмотрим другой пример: приведение к форме ЛПМ сис­темы ЛУ автономного синхронного конечного автомата.

Пусть КА описывается следующей системой ЛУ:

В результате система уравнений, описывающая КА, преоб­разуется в расширенную систему логических уравнений (2.19), по форме совпадающую с системой уравнений, характерной для ЛПМ. К виду ЛПМ можно привести достаточно большой класс КА. В этом случае для решения задач логического анализа при­дется решать уже ряд других математических задач, постановки которых являются известными, а особенности решения — ис­следованными. К таким задачам, в первую очередь, относятся задачи решения систем линейных уравнений с дискретными не­известными и задачи минимизации линейной целевой функции с линейными ограничениями.

Решение задач сводимости произвольных систем логиче­ских уравнений к уравнениям линейного типа в форме извест­ной, как линейные последовательностные машины, может быть представлено в виде обобщенной схемы. Для автономной систе­мы такая схема может иметь следующий вид:

В основе излагаемого метода лежит рекурсивный прием сим­вольного выражения последующих состояний КА через началь­ный вектор состояния. В результате рекурсивной подстановки символьного выражения для x(i) в x(i + 1) оказывается, что после приведения подобных членов в x(i + 1) появляются но- I вые компоненты фундаментального вектора S. Генерация каж­дого нового уравнения происходит при условии, что после пре­образований и вычислений "А.₊ " не равно нулю. Генерация уравнений прекращается при "Л._+п = 0", т. е. тогда, когда не по­является новых компонент вектора S.

В этом случае система (2.20) принимает вид:

При A_J+n=0, число переменных в системе (2.22) становится равным числу уравнений, и матрица А превращается из прямо­угольной в квадратную, а система (2.21) принимает форму ЛПМ. Число компонент фундаментального вектора S равно 2а век­тор ЛГявляется линейной функцией из этих компонент, поэтому очевидно, что его размерность не превышает этой величины.

Линеаризация систем уравнений логического типа, содержа­щих конъюнкции из компонент вектора состояний, позволяет за счет его расширения упорядочить причинно-следственные связи в комбинаторных задачах математического программирования и сравнительно просто определить их сложность, а также оценить логическую замкнутость и непротиворечивость исходной нели­нейной системы ЛУ. Модели в форме ЛПМ, в свою очередь, мо­гут быть использованы в качестве исходных моделей для:

численного оценивания состояний и параметров динами­ческого двоичного объекта (блока УВМ);

определения базисных и небазисных переменных вектора со­стояния ДО в логическом пространстве двоичных переменных; операций над символьно-полиномиальными матрицами; численного определения характеристик управляемости, на­блюдаемости, идентифицируемости, контроле пригодности дво­ичных динамических объектов (блоков УВМ); вычисления сигнатур дискретных устройств;

обнаружения ошибок в циклических кодах; генерирования последовательности псевдослучайных чисел на основе заданного циклического кода и др.

2.3. Микроконтроллеры и микро-ЭВМ

Развитие технологических и системных решений позволило разместить на одном кристалле многочисленные функциональ­ные блоки — процессор, память, периферию. Подобные устрой­ства, предназначенные для решения специальных задач контро­ля и управления, стали называть микроконтроллерами (МК), или однокристальными ЭВМ. Широкое применение МК стиму­лировало работы по увеличению их возможностей, повышению степени интеграции, но при этом привело к резкому снижению стоимости (стоимость некоторых типов не превышает 1 долла­ра). Ориентация на применение МК позволяет сократить разме­ры, стоимость и сроки разработки систем управления. Сокраще­ние числа компонентов влечет за собой повышение надежности готовых устройств, а часто для построения полноценной встро­енной системы управления достаточно одного микроконтрол­лера. Модельный ряд микроконтроллеров, выпускаемых такими известными фирмами, как Motorola, Microchip, Intel, Zilog, Atmel и многими другими, чрезвычайно велик. При этом совре­менные МК полностью удовлетворяют основным требования, предъявляемым к управляющим блокам. Они имеют широкие возможности интеграции в систему, высокую производитель­ность, низкую стоимость, высокую надежность, микропотреб­ление, выдерживают жесткие условия эксплуатации.

Все МК можно условно разделить на 4-х и 8-разрядные МК для встраиваемых приложений, 16- и 32-разрядные МК и спе­циализированные цифровые сигнальные процессоры (DSP)

Наиболее распространенным являются 8-разрядные МК с модульной организацией, при которой на базе одного процес­сорного ядра выпускается целый ряд устройств, различающихся объемом и типом памяти программ, объемом памяти данных, набором периферийных модулей, частотой синхронизации. Ис­пользуются таймеры, процессоры событий, контроллеры после­довательных интерфейсов, аналого-цифровые преобразователи, имеющие схожие алгоритмы работы для МК различных произво­дителей. Расширение числа режимов работы периферийных мо­дулей задается в процессе инициализации регистров.

Структура модульного МК приведена на рис. 2.22, Процес­сорное ядро включает в себя центральный процессор, внутреннюю магистраль в составе шин адреса, данных и управления, схемы синхронизации и управления режимами работы.

Основными характеристиками, определяющими производи­тельность процессорного ядра, являются набор регистров для хранения промежуточных данных, система команд процессора, способы адресации операндов в пространстве памяти, органи­зация процессов выборки и исполнения команды.

С точки зрения системы команд и способов адресации опе­рандов процессорное ядро реализует один из двух принципов построения процессоров — с обширным набором инструкций и относительно медленно выполняющимися программами (ар­хитектура CISC — Complex Instruction Set Computers), и с огра­ниченным набором исполняемых команд, позволяющим увели­чить скорость работы (архитектура RISC — Reduced Instruction Set Computers). Однако надо отметить, что в современных МК сложно провести эту градацию, опираясь на количество инст­рукций и скорость их выполнения. В применении к 8-разрядным МК процессор с CISC-архитектурой может иметь однобайто­вый, двухбайтовый и трехбайтовый (редко четырехбайтовый) формат команд. Время выполнения команды может составлять от 1 до 12 циклов синхронизации. В процессорах с RISC-архи­тектурой все команды имеют формат фиксированной длины,

выборка команды из памяти и ее исполнение осуществляются за один цикл (такт) синхронизации. Система команд RlSC-npo- цессора предполагает возможность равноправного использова­ния всех регистров процессора.

Для организации процессов выборки и исполнения коман­ды в современных МК применяется одна из двух архитектур: фон-неймановская (принстонская) или гарвардская.

Основной особенностью фон-неймановской архитектуры является использование общей памяти для хранения программ и данных, как показано на рис. 2.23

Основное преимущество архитектуры фон-неймана — простота устройства, так как реализуется обращение только к одной общей памяти. Она является более дешевой, требует меньшего количества выводов шины. Использование единой области памяти для областей программ и данных повышает гибкость и упрощает работу при разработке программного обеспечения.

Основной особенностью гарвардской архитектуры являет­ся использование раздельных адресных пространств для хране­ния команд и данных, как показано на рис. 2.24. Гарвардская архитектура выделяет одну шину для выборки инструкций (шина адреса ША), а другую — для выборки операндов (шина данных ШД).

Область Рис. 2.23. Структура с фон-неймановской архитектурой

Память Память программ данных Рис. 2.24. Структура с гарвардской архитектурой

Гарвардская архитектура имеет определенные преимущества для разработки автономных систем управления. Применение от­дельной небольшой по объему памяти данных позволяет сокра­тить длину команд и ускорить поиск информации в памяти дан­ных.

Гарвардская архитектура обеспечивает возможности реали­зации параллельных операций. Выборка следующей команды может происходить одновременно с выполнением предыдущей, что позволяет увеличить скорость вычислений.

Влияние архитектуры на быстродействие можно просле­дить на DSP-процессорах, предназначенных для высокоэффек­тивного выполнения специализированных функций. Типичные DSP-операции требуют выполнения множества простых сло­жений и умножений. Анализ показывает, что для выполнения этих операций за один командный цикл необходимо осуще­ствить два доступа к памяти одновременно для получения опе­рандов, затем сохранить результат и прочитать инструкцию. Поэтому число доступов в память за один командный цикл при обычной организации будет больше двух. Для целей увели­чения быстродействия DSP-процессоры поддерживают множе­ственный доступ к памяти за один и тот же командный цикл. Однако невозможно осуществить доступ к двум различным ад­ресам в памяти одновременно, используя для этого одну шину памяти. Поэтому в DSP-процессорах применяют гарвардскую архитектуру (с расширением) и модифицированную архитек­тура фон Неймана.

Для выполнения простейшей DSP-операции бывает недо­статочно одной шины адреса и одной шины данных гарвард­ской архитектуры, так как в основном используются по два операнда, и необходимо произвести выборку трех компонен­тов — инструкции с двумя операндами, что в целом для опера­ции требует выполнения четырех доступов к памяти — три для выборки двух операндов и инструкции и один для сохранения результата в памяти. В таком случае архитектура включает в себя кэш-память, которая используется для хранения тех ин­струкций, которые будут использоваться вновь. При использо­вании кэш-памяти шина адреса и шина данных остаются сво­бодными, что делает возможным выборку двух операндов. Такое расширение — гарвардская архитектура плюс кэш — называют расширенной гарвардской архитектурой или SHARC (Super Harvard ARChitecture).

В некоторых процессорах применяется другой тип архитек­туры, позволяющей обойти данное препятствие. Это так назы­ваемая модифицированная архитектура фон Неймана.

В настоящее время наиболее яркими представителями CISC МК и соответственно с фон-неймановской архитектурой явля­ются микроконтроллеры i8051 фирмы Intel с ядром MCS-51, которые поддерживаются целым рядом производителей — Philips, Atmel, Siemens, Intel, Winbond, Dallas, OKI, Cygnal, МК се­мейств HC05, HC08 и HC11 фирмы Motorola, ряд других.

К МК с RISC-процессором с гарвардской архитектурой от­носятся AVR фирмы Atmel, PIC 16 и PIC 17 фирмы Microchip и другие.

Семейство х51 (МК-51, С-51) разработки фирмы Intel отно­сится к одному из первых, нашедших самое широкое примене­ние и послуживших основой для разработки разнообразных МК. Средства поддержки разработок для микроконтроллеров С51 чрез­вычайно развиты и широко распространены. Можно подобрать набор средств разработки практически любого уровня сложнос­ти — от стартового до профессионального. Выпускаются разно­образные компиляторы с языков высокого уровня, ассембле­ры, отладчики, операционные системы реального времени, отладочные платы и комплексы, внутрисхемные эмуляторы, про­грамматоры, Многие программные средства доступны в свобод­ных, ограниченных по времени использования, размеру кода или в просто бесплатных (GNU) версиях.

Рассмотрим особенности семейства на примере микроконт­роллера 8051. Он имеет внутреннее ОЗУ объемом 128 байт, че­тыре двунаправленных побитно настраиваемых восьмиразряд­ных порта ввода-вывода, два 16-разрядных таймера-счетчика, встроенный тактовый генератор, адресацию 64 кбайт памяти программ и 64 кбайт памяти данных, две линии запросов на прерывание от внешних устройств, интерфейс для последова­тельного обмена информацией с другими микроконтроллерами или персональными компьютерами.

Микроконтроллер выполнен на основе n-МОП техноло­гии. Через четыре программируемых параллельных порта вво­да/вывода и один последовательный порт микроконтроллер вза­имодействует с внешними устройствами (рис. 2.25). Внутренняя двунаправленная 8-битная шина связывает между собой основ­ные узлы и устройства микроконтроллера: резидентную память программ, резидентную память данных, арифметико-логиче­ское устройство, блок регистров специальных функций, уст­ройство управления и порты ввода/вывода (РО-РЗ). Восьмибит­ное арифметико-логическое устройство может выполнять ариф­метические операции сложения, вычитания, умножения и деления; логические операции И, ИЛИ, исключающее ИЛИ, а также операции циклического сдвига, сброса, инвертирова­ния и т. п. Простейшая операция сложения используется для инкрементирования содержимого регистров, продвижения ре­гистра-указателя данных и автоматического вычисления следу­ющего адреса резидентной памяти программ. Простейшая опе­рация вычитания используется для декрементирования регистров и сравнения переменных. Реализуется механизм кас­кадного выполнения простейших операций для реализации сложных команд. Важной особенностью является способность оперировать не только байтами, но и битами. Отдельные про­граммно-доступные биты могут быть установлены, сброшены, инвертированы, переданы, проверены и использованы в логи­ческих операциях.

70,71 — входы счетчиков внешних событий;

INT0,INT1 — запросы внешних радиальных прерываний;

RxD — вход данных последовательного канала;

TxD — выход данных последовательного канала.

Пространства частично пересекаются и образуют единую внутреннюю среду для хранения данных. Это позволяет одни и те же данные рассматривать с разных позиций (ячейка памя­ти, регистр, битовое поле, порт ввода/вывода и т. п.) и органи­зовывать наиболее удобный для данного случая доступ к ним.

Пространство регистров представлено четырьмя банками регистров по 8 в каждом, а так же 16-разрядными программным счетчиком и регистром косвенного адреса, 8-разрядными акку­муляторами, указателем стека и регистром.

Программный счетчик адресует пространство памяти про­грамм объемом до 64К байт, причем переход из области внут­ренней памяти программ к внешней осуществляется автомати­чески.

Указатель стека образует системный стек глубиной до 256 байт. Регистры каждого банка используются в качестве указателей данных. Память программ адресуется и может составлять до 64К байт, причем младшие 4 К байта могут располагаться непосред­ственно на кристалле, а остальные - во внешнем ЗУ. Питание МК51 осуществляется от одного источника +5В.

Командный цикл содержит один или несколько машинных циклов.

К "внешним" устройствам МК51 относятся: 4 параллельных двунаправленных порта ввода/вывода P0..P3, буфер и регистр управления последовательного канала, таймеры/счетчики с ре­гистрами управления и режимов, другие регистры управления. В состав МК51 входит дуплексный последовательный канал свя­зи с буферизацией, который может быть запрограммирован для работы в одном из четырех режимов. Архитектура МК51 поддер­живает двухуровневую приоритетную подсистему прерываний с шестью источниками запросов. В системе команд МК-51 используются регистровая, пря­мая, косвенная и непосредственная адресация. Система команд включает 111 команд — 49 однобайтовых, 45 двухбайтовых и 17 трехбайтовых. Большинство двухбайтовых команд — одноцикловые, а все трехбайтовые — двухцикловые. Программная па­мять, внутренняя память и внешняя память данных запоминают и возвращают данные в виде байтов, внутренние магистрали данных имеют 8-битный размер. При этом использование ко­манд сложения с битом переноса и вычитание с заемом делает программирование 16-битной арифметики относительно про­стым.

По типу операций можно выделить следующие классы ко­манд: пересылки; арифметические и логические; передачи уп­равления; специальные команды.

Микроконтроллеры 51 -го семейства выпускают многие фирмы, широко распространены PIC-контроллеры фирмы I Microchip.Но они имеют ряд недостатков, система команд их ограничена (33 команды). К нестандартным МК-51 относится, например, Philips 80С552. Они имеют АЦП, таймеры, компа­раторы временных интервалов, ШИМ, шину PC, большое количество портов, их тактовая частота достигает 33 МГц, они допускают перепрограммирование внутри системы, что позво­ляет дистанционно менять программное обеспечение. МК про­граммируются через стандартный UART, и при определенной последовательности команд можно запустить внутреннюю про­грамму BOOTSTRAP, которая позволяет изменить коды. Есть система отслеживания провалов питания, сторожевой таймер, флэш-память большого объема — 32 или 64К байта.

Есть МК, работающие с внутренним удвоением частоты, то есть вплоть до 66 МГц. Фирма Dallas Semiconductor выпускает быстродействующие контроллеры, которые применяются в спе­циальных разработках, где разработчикам не хочется уходить от х51, но нужна повышенная скорость, два последовательных порта и т. д. Фирма Scinex выпускает аналог PIC, но с 52-мя команда­ми, улучшенной архитектурой. У этого МК команды выполня­ются вчетверо быстрее, чем у Microchip. Тактовая частота повы­шена до 100 МГц. По ряду характеристик они превзошли очень известные Р1С-микроконтроллеры.

В настоящее время появились и более совершенные устрой­ства 51-го семейства.

К таким улучшенным 8-разрядным микроконтроллерам этого семейства относится 89-е МК фирмы Atmel.

Компания Atmel входит в числе мировых технологических лидеров по разработке и производству сложных изделий микро­электроники — микросхем энергонезависимой памяти, flash-мик­роконтроллеров и микросхем с программируемой логикой.

Возможности компании позволяют создавать высокоэффек­тивные изделия, в том числе микроконтроллеры, с ориентаци­ей на конкретных потребителей рынка.

Высокая популярность микроконтроллеров архитектуры С51 производства Atmel была обусловлена удачным стратегическим решением корпорации. За счет объединения передовой Flash- технологии энергонезависимой памяти с популярным процес­сорным ядром Atmel первой реализовала недорогие электриче­ски стираемые и программируемые Flash — 8x51, полностью вытеснив дорогие масочные версии С51 с ультрафиолетовым стиранием. Flash-микроконтроллеры семейства С51 имеют раз­витую структуру и обширный набор периферийных блоков. По­явилась возможность оптимального выбора микроконтроллера с небольшим количеством внешних выводов, аналого-цифро­вым преобразователем, модулем таймеров/счетчиков с функци­ей "захват/сравнение", коммуникационными интерфейсами 12С/ uWire/SPI/UART, клавиатурным интерфейсом, массивом памяти программ до 64К и памяти данных SRAM. Выпускаются изде­лия, содержащие блоки CAN — интерфейса 2.0А/2.0В, МРЗ— декодера и мультимедийного интерфейса ММС для аудио приложений, интерфейса IS07816-3 для построения считывателей Smart Cards, а также специальные контроллеры для систем сбо­ра/обработки данных. МК С51 производства Atmel поддержива­ют режим скоростного внутрисхемного программирования Flash- памяти программ в системе (ISP). Процесс программирования может осуществляться через различные коммуникационные ка­налы (SPI, UART, I2C, CAN), при этом используется рабочее напряжение питания микросхемы. Некоторые микроконтролле­ры имеют специальное скоростное ядро, что означает возмож­ность удвоения внутренней тактовой частоты процессора и/или периферийных блоков по сравнению с частотой, задаваемой внешним источником. Для отдельных кристаллов реализована возможность самостоятельно, без внешнего программатора пе­реписывать содержимое ячеек во Flash-памяти программ, т, е. изменять алгоритм своего функционирования и далее работать уже по новой программе.

Дата добавления: 2015-04-29