Двоичные сумматоры. Одноразрядные двоичные сумматоры. Параллельные многоразрядные сумматоры. Структурные схемы, особенности работы. Основные параметры

ИР-26

ИР-17

ИР-15

ИР-13

ИР-1

Регистры. Параллельные, последовательные и параллельно-последовательные регистры. Структурные схемы, особенности работы и основные параметры регистров различных типов. Применение регистров в цифровых системах управления.

ИЕ8

Наращивание счетчиков

Последовательный.

Последовательный быстродействующий

6-разрядный двоичный делитель числа входных импульсов с перестраиваемым коэффициентом деления или программируемый преобразователь кодов в число импульсов.

ИЕ14 (ИЕ15)

Функциональные микросхемы аналогичны ИЕ2 и ИЕ5. Имеют входы предварительной установки D высоким уровнем на Е.

Регистры – функциональные узлы, предназначенные для приема, хранения, передачи и преобразования информации.

Используются в качестве управляющих и запоминающих устройств генераторов и преобразователей кодов, счетчиков и делителей частоты, узлов временной задержки. Строятся на синхронных триггерах с динамическим или статическим управлением. Занесение информации в регистр называется операцией ввода или записью. Выдача информации к внешним устройствам характеризует операцию вывода или считывание. Запись информации в регистр не требует его предварительного обнуления.

Регистры делятся на:

· сдвигающие

· накопительные (памяти, хранения)

· универсальные.

Регистры памяти предназначены для хранения двоичной информации небольшого объема в течение короткого промежутка времени. Представляют собой набор синхронных триггеров, каждый из которых хранит один разряд двоичного числа. Ввод и вывод информации производится одновременно во всех разрядах параллельного кода. Ввод обеспечивается тактовым командным импульсом. Считывание может производиться в прямом и обратном коде (с инверсных выходов).

Регистры сдвига. Сущность сдвига – с приходом каждого тактового импульса происходит перезапись (сдвиг) содержимого триггера каждого разряда в соседний разряд без изменения порядка следования «0» и «1». При сдвиге вправо бит из более старшего разряда сдвигается в младший. При сдвиге влево – наоборот.

Сдвигающие регистры классифицируются:

1) по способу ввода и вывода информации на:

· параллельные

· последовательные

· комбинированные

2) по направлению сдвига на:

· однонаправленные

· реверсивные

Обозначаются: RG ←, → и ↔ (влево, вправо и реверсивные)

Универсальные в зависимости от управляющих сигналов могут выполнять как операцию хранения, так и сдвиг.

4-х разрядный сдвигающий регистр с последовательным вводом.

Допустим, что в регистр последовательно вводится начиная с младшего разряда двоичный код 1101, который поступает с внешнего устройства синхронно с тактовыми импульсами. С первым тактовым импульсом в триггер DD1 записывается «1» младшего разряда. Со следующим тактовым импульсом эта «1» будет сдвинута в триггер DD2 и окажется на его выходе. Одновременно в 1-ый триггер запишется «0». После 4-х тактовых импульсов параллельный код на выходах Q1—Q4 будет соответствовать последовательному входному. После пятого тактового импульса сигнал, бывший на выходе Q4 выводится из регистра и пропадает. После 8 тактов регистр полностью очищен.

Дополнительная логика позволяет вводить информацию параллельно и снимать последовательно.

Сдвигающийся регистр может быть использован в качестве кольцевого счетчика или счетчика Джонса, который применяется для последовательного вывода информации без ее стирания.

Для этого информация с выхода регистра по цепи ОС снова вводится на вход. Пока на V единица, информация вводится в регистр по входу D и обратная связь не действует. За n тактов запоминается n разрядный код. Затем на V устанавливается «0» тактовыми импульсами по входу С. Информация с выхода Qn снова вводится в регистр одновременным последовательным (возможно и параллельным) считыванием и через n тактов находится в исходном состоянии.

Четырехразрядный регистр сдвига с последовательным или параллельным вводом информации и параллельным выводом (может быть и последовательным).
Он может выполнять:

• ввод информации параллельным кодом
• ввод информации последовательным кодом со сдвигом влево
• ввод информации последовательным кодом со сдвигом вправо
• хранение.

Регистр имеет:

• 2 тактовых входа С1 и С2.
• управляющий вход выбора режима V2
• 5 информационных входов (V1 для ввода в последовательном коде, D1-D4 для записи в параллельном коде)
• 4 выхода Q1-Q4.

Ввод информации параллельным кодом осуществляется при V2=1 и C2=0. Сдвиг информации в триггерах происходит по перепаду 1-0 на С2. Входы V1 и C1 при этом блокированы. В этом же режиме по входам V2, С2 производится преобразование последовательного кода в параллельный со сдвигом влево. В этом случае поток информации происходит в обратном направлении. Для этого соединяют Q4 – D3, Q3 – D2, Q2 – D1. Информация подается на D4. Сдвиг влево по перепаду 1-0 на С2.

V2	V1	С1	С2
	X	X	1à0	запись параллельного кода, сдвиг влево
	вход	1à0	X	запись последовательного кода, сдвиг вправо

Во избежание сбоев при смене состояний V2 должна происходить при C1=C2=0.

Ввод информации последовательным кодом: входная информация подается на V1, а тактовые импульсы на С1. Сдвиг вправо происходит при каждом перепаде 1à0 тактовых импульсов.

Универсальный 8-ми разрядный регистр сдвига.

R	С	S1	S0	DR	DL	Режим работы
	0à1			*	*	параллельный ввод
				*	*	хранение
				*		сдвиг влево Q8=0 Q8=1
				*
					*	сдвиг вправо Q1=0 Q1=1
					*
	*	*	*	*	*	установка нуля

4-х разрядный регистр хранения.

При Е1=Е2=0 – параллельный ввод, иначе хранение.

EZ – выводы.

При EZ1= EZ2=0 – вывод информации, иначе выходы отключены от шин питания и от схемы управления.

12-разрядный регистр последовательного приближения

Регистровый файл на четыре 4-х разрядных слова.

Другие регистры:

ИР-11 – 4-х разрядный сдвиговый регистр.

ИР-12 – 4-х разрядный параллельный сдвиговый регистр.

ИР-16 – универсальный 4-х разрядный сдвиговый регистр.

ИР-18 – 6-х разрядный параллельный регистр с D-триггерами.

ИР-19 – 4-х разрядный параллельный регистр с O-триггерами.

ИР-20 – 4-х разрядный двухкодовый регистр.

ИР-21 – 4-х разрядное сдвигающее устройство.

Сумматоры –– функциональные узлы, выполняющие сложение чисел. Подразделяются на:

• комбинационные (нет памяти)
• накопительные

Каждый из этих групп может быть последовательного и параллельного типа.

Сложение чисел в последовательных сумматорах осуществляется поразрядно последовательно во времени. В сумматорах параллельного типа сложение всех разрядов многоразрядных чисел происходит одновременно.

Как последовательные, так и параллельные сумматоры строятся на основе одноразрядных суммирующих схем. Сумматоры, выполненные в виде самостоятельных микросхем, являются комбинационными.

Полусумматор имеет 2 входа и 2 выхода. Используется для суммирования младших разрядов, т.к. не имеет выхода для переноса.

Состоит из двух полусумматоров: 1-й служит для сложения двух чисел, принадлежащих одному разряду, 2-й складывает промежуточную сумму с переносом. Входы можно менять местами.

Последовательный сумматор.

При последовательном вводе используется один полусумматор с дополнительной цепью задержки. Оба слагаемых в последовательном коде подаются на снимаются тоже в последовательном. Цепь задержки обеспечивает хранение импульса переноса на время одного такта, т.е. до прихода пары следующего разряда, с которым он будет просуммирован. Задержку обеспечивает D-триггер. Для хранения и ввода слагаемых А и В, а также для преобразования параллельного кода в последовательный и наоборот применяют регистр сдвига.

Достоинства: малые аппаратные затраты.

Недостатки: низкое быстродействие.

Разработаны схемы более быстродействующих сумматоров, например:

1) n-разрядный параллельный сумматор с последовательным переносом. Быстродействие его ограничено задержкой переноса, т.к. формирование сигнала переноса на выходе старшего разряда не может произойти до тех пор, пока сигнал переноса младшего разряда не распространится последовательно по всей системе.

2) n-разрядный параллельный сумматор с параллельным переносом с использованием специальных узлов блоков сквозного переноса.

Сумматоры ТТЛ.

Предназначен для построения многоразрядных схем сложения и вычитания с параллельной обработкой входной информации и последовательной передачей сигналов переноса. Для каждого слагаемого А и В имеется по 4 входа.

Элементы входной логики объединены цепью монтажное &, поэтому сигналы на входы А3 и В3 должны поступать с устройств с открытыми коллекторами.

Благодаря усложненной входной логике, сумматор обладает большими функциональными возможностями. Многоразрядные сумматоры и вычитатели на его основе организуются без дополнительных элементов и могут работать в положительной и отрицательной логике. Удобен для схем с последовательным суммированием. Прямые и инверсные входы принадлежащие каждому из слагаемых одновременно не используются. Когда в работе А1, А2, В1, В2 на А3, А4, В3, В4 подаем высокий уровень. При использовании в качестве рабочих А3, А4, В3, В4 на остальные подаем «0».

Входы	Выходы
Ро	А	В			S

ИМ2 – двухразрядный полный сумматор. ИМ3 – четырехразрядный полный сумматор.

Действие основано на параллельном суммировании данных в разных разрядах при последовательном переносе из разряда в разряд. Вход переноса оставлять открытым нельзя.

Чтобы сделать из сумматора вычитатель нужно инвертировать одно из слагаемых.

Сумматор-вычитатель (сложение , вычитание )

Умножитель

Для умножения, в т.ч. чисел большей разрядности могут использоваться специальные микросхемы умножители.

Деление аппаратными средствами сложнее других арифметических действий. Часто применяют методы основанные на последовательном вычитании делимого из делителя с помощью вычитателя.

ИМ5 – 2 одноразрядных двоичных полусумматора.

ИМ6 – 4х-разрядный полусумматор с ускоренным переносом.

ИМ7 – 4 одноразрядных последовательных тактируемых сумматора-вычитателя.

Таймеры. Однотактный и многотактный таймеры. Мультивибраторы на однотактном таймере. Мультивибраторы на однотактном таймере, с регулируемыми длительностями импульсов и пауз, с регулируемой скважностью

.

Дата добавления: 2015-05-06