КАТЕГОРИИ: Архитектура-(3434)Астрономия-(809)Биология-(7483)Биотехнологии-(1457)Военное дело-(14632)Высокие технологии-(1363)География-(913)Геология-(1438)Государство-(451)Демография-(1065)Дом-(47672)Журналистика и СМИ-(912)Изобретательство-(14524)Иностранные языки-(4268)Информатика-(17799)Искусство-(1338)История-(13644)Компьютеры-(11121)Косметика-(55)Кулинария-(373)Культура-(8427)Лингвистика-(374)Литература-(1642)Маркетинг-(23702)Математика-(16968)Машиностроение-(1700)Медицина-(12668)Менеджмент-(24684)Механика-(15423)Науковедение-(506)Образование-(11852)Охрана труда-(3308)Педагогика-(5571)Полиграфия-(1312)Политика-(7869)Право-(5454)Приборостроение-(1369)Программирование-(2801)Производство-(97182)Промышленность-(8706)Психология-(18388)Религия-(3217)Связь-(10668)Сельское хозяйство-(299)Социология-(6455)Спорт-(42831)Строительство-(4793)Торговля-(5050)Транспорт-(2929)Туризм-(1568)Физика-(3942)Философия-(17015)Финансы-(26596)Химия-(22929)Экология-(12095)Экономика-(9961)Электроника-(8441)Электротехника-(4623)Энергетика-(12629)Юриспруденция-(1492)Ядерная техника-(1748) |
Биполярных и полевых транзисторах
Базовые элементы цифровых интегральных микросхем на В цифровых интегральных микросхемах (ИМС), в которых выполняются логические операции булевой алгебры, двоичные переменные – логический ноль и логическая единица – представляются в виде двух уровней напряжения. При положительной логике единице соответствует высокий потенциал, а логическому нулю – низкий, при отрицательной логике – наоборот. Реализация операций осуществляется с использованием транзисторов, работающих в ключевом режиме. При воздействии на вход транзисторного ключа импульсных сигналов, на выходе напряжение принимает значение высокого или низкого уровня (см. раздел 6). Базовый элемент (ИМС), выполненный на биполярных транзисторах получил название транзисторно-транзисторной логики (ТТЛ). Рассмотрим схему базового элемента ТТЛ (рисунок 41). Особенностью схемы является многоэмиттерный транзистор (МЭТ). Для упрощения рассуждений на схеме изображен двухэмиттерный транзистор, хотя в реальных схемах число эмиттеров может доходить до восьми. Расстояние между эмиттерами составляет 10…15 мкм. Оно должно превышать диффузионную длину носителей, чтобы избежать паразитного транзисторного эффекта, так как каждая пара эмиттеров с участком базы между ними представляет n-p-n транзистор.
Рисунок 41 Схема элемента ТТЛ.
Этот элемент выполняет операцию И-НЕ, которой соответствует следующая система равенств в двоичной системе счисления: 0+0 =1; 0+1=1; 1+0=1; 1+1=0. Штриховой линией на схеме показана емкость нагрузки СН. Предположим, что на один из входов (или на оба входа), подан низкий уровень напряжения. Тогда эмиттер оказывается подключенным к точке с нулевым потенциалом, переход база – эмиттер МЭТ открыт и транзистор работает в режиме насыщения. Ток протекает по цепи: источник +UП – резистора R1 –переход база – эмиттер МЭТ – корпус. В точке «А» устанавливается низкий потенциал, переход база-коллектор МЭТ закрыт. При этом транзистор VТ1 закрыт, напряжение на его коллекторе будет высоким, а напряжение на R3 равно нулю. Транзистор VТ2 открыт и насыщен, а VТ3 закрыт. Емкость нагрузки СН заряжается через транзистор VТ2 и диод VD3. На выходе будет высокий уровень напряжения, т.е. логическая «1». Резистор R4 ограничивает ток через транзистор, защищая его от перегрузок. При подаче на все эмиттеры МЭТ высоких уровней напряжения, все переходы эмиттер-база транзистора закрыты. Ток по цепи: +UП – резистор R1 –переход база – коллектор МЭТ, направляется в базу транзистора VТ1, из-за чего VТ1 насыщен и на его коллекторе устанавливается низкий потенциал логического нуля. Многоэмиттерный транзистор работает в инверсном режиме. Действительно, его коллекторный переход открыт, поэтому из коллектора в базу происходит инжекция электронов. В то же время закрытые эмиттерные переходы действуют как коллекторы. Так как транзистор VТ1 открыт, напряжение на R3 возрастает и транзистор VТ3 открывается. Транзистор VТ2 закрывается, так как на коллекторе VТ1 низкий уровень напряжения. Емкость нагрузки СН разряжается через транзистор VТ3. На выходе будет низкий уровень напряжения, т.е. логический ноль «0». Диод VD3 способствует более надежному запиранию транзистора VТ2, так как к его базе и эмиттеру приложены одинаковые коллекторные напряжения насыщения Uкн транзисторов VТ1 и VТ3, следовательно, падение напряжения, образующееся на диоде, увеличивает обратное напряжение на переходе база-эмиттер транзистора VТ2. Диоды VD1 и VD2 предохраняют переход эмиттер – база от отрицательных скачков напряжения. В тех случаях, когда предусматривается работа выходного инвертора на нестандартную нагрузку (реле, элементы индикации и пр.), используют схему с открытым коллектором. В этой схеме отсутствует резистор R4, а внешняя нагрузка включается между положительным выводом источника питания и коллектором VТ3. Для повышения быстродействия схемы ТТЛ используют в ней диоды и транзисторы Шоттки. Эта модификация ТТЛ обозначается ТТЛШ. Диоды Шоттки, основанные на выпрямляющем эффекте контакта металл – полупроводник отличаются малым напряжением в открытом состоянии и малым временем переключения (физические процессы этих диодов рассмотрены в учебном пособии «Электронные приборы»). В интегральных микросхемах диод Шоттки включается между базой и коллектором транзистора и составляет с ним единое целое. Такую пару называют транзистором Шоттки. Схема элемента ТТЛШ представлена на рисунке 42.
Рисунок 42 Схема элемента ТТЛШ
Диодная матрица VD1 и VD2 являются аналогом МЭТ элемента ТТЛ. Транзистор VТ2 стабилизирует ток инвертирующего транзистора VТ1. Выходной каскад собран по двухтактной схеме: на составном транзисторе, образованном соединением двух транзисторов VТ3 - VТ4 и рассматриваемых как единое целое, и транзисторе VТ5. Составной транзистора позволяет увеличить входное сопротивление каскада, увеличить коэффициент передачи тока и, следовательно, способствует повышению нагрузочной способности элемента. Если на один из входов (или на оба входа), подан низкий уровень напряжения (лог.0), ток протекает по цепи: источник +UП – резистора R1 –диод VD1 (VD2) – корпус. На базе транзистора VТ1 низкий уровень напряжения и он закрывается. Транзисторы VТ3 - VТ4 открыты, а VТ5 закрыт. Емкость нагрузки заряжается от источника через составной транзистор и на выходе будет высокий уровень напряжения, т.е. логическая «1». При подаче на все входы высоких уровней напряжения, транзистор VТ1 открывается, транзисторы VТ3 - VТ4 закрываются, а VТ5 открывается. Емкость нагрузки разряжается и на выходе будет низкий уровень напряжения, т.е. логический «0». Коллектор VТ1 через диод VD5 и резистор R5 подключается к выходу схемы и при разряде емкости ток рассасывания транзистора увеличивается, что способствует повышению быстродействия схемы и снижению потребляемой мощности. В базовом элементе ИМС, построенном на основе структуры металл-окисел-полупроводник обычно используют транзисторы с индуцированным каналом. Если все транзисторы элемента имеют одинаковую проводимость канала, то они обозначаются МОП ТЛ структуры. Транзисторная логика на комплементарных МОП- транзисторах (с каналом проводимости n- типа и р-типа) обозначаются структуры КМОП ТЛ. Особенностью этих схем является низкая потребляемая мощность при сравнительно высоком быстродействии. Они более помехоустойчивы, чем схемы на биполярных транзисторах, более технологичны, так как занимают меньшую площадь, что позволяет достигнуть большей плотности их упаковке в кристалле. На рисунке 43 изображен элемент, выполняющий операцию И-НЕ. В схеме использованы МОП-транзисторы с каналом n-типа. Затвор транзистора VT3 подключен к источнику питания, поэтому он работает в области резкого подъема выходных стоковых характеристик, так как UC = UЗ – U ПОР , UСИ -мало и определяет область подъема характеристик. Сопротивление транзистора в этой области мало и составляет единицы или десятки кОм. Поэтому VT3 используется в качестве нагрузочного сопротивления, через который идет заряд иразряд конденсатора нагрузки. Если на оба входа подан высокий уровень напряжения, то транзисторы VT1 и VT2 открыты и на стоке VT2 образуется низкий потенциал, равный удвоенному остаточному напряжению сток-исток транзистора. Емкость нагрузки разряжена, на выходе логический «0».
Рисунок 43 Схема элемента И-НЕ МОП ТЛструктуры. Если же хотя бы на одном из входов (или на двух) потенциал низкий (меньше порогового, при котором возникает канал), то транзистор VT1 (VT2) закрывается и ток в цепи VT1 - VT3 отсутствует. Выходное напряжение достаточно близко к напряжению питания. Для увеличения логического перепада, а следовательно повышения помехоустойчивости, напряжение питания в схемах МОП ТЛ выбирают в несколько раз больше порогового напряжения. На рисунке 44 представлена схема, выполняющая логическую операцию ИЛИ-НЕ, которой соответствует система равенства в двоичной системе счисления: 0+0 =1; 0+1=0; 1+0=0; 1+1=0.
Рисунок 44 Схема элемента ИЛИ-НЕ МОП ТЛ структуры.
Если на затвор любого транзистора VT1 (или VT2) подан высокий уровень напряжения, то он открыт. На стоке транзистора образуется низкий уровень напряжения, конденсатор разряжен и на выходе буден логический «0». Если на оба транзистора подан низкий уровень напряжения, они закрыты и на выходе напряжение достаточно близко к напряжению источника питания (логическая «1»). На рисунке 45 дана схема элемента И-НЕ КМОП ТЛ структуры. Здесь транзисторы VT1 и VT2 имеют проводимость канала р-типа, а VT3 и VT4 проводимость канала n-типа.
Рисунок 45 Схема элемента И-НЕ КМОП ТЛ структуры.
Пусть на оба входа транзисторов VT3 и VT4 подан низкий уровень напряжения. У транзистора VT1 исток подключен к шине питания, а подложка соединена с истоком. Поэтому при низком уровне на затворе транзистора напряжение UЗИ отрицательное и примерно равное напряжению питания, вследствие этого образуется канал и транзисторы VT1 и VT2 открыты. У транзисторов VT3 и VT4 напряжение на затворах ниже порогового, канал не образуется и транзисторы закрыты. Ток заряда конденсатора нагрузки протекает от источника через транзисторы VT1 и VT2, на выходе - логическая «1». С приходом высокого уровня напряжения хотя бы на один из входов VT3 или VT4, они открываются, а VT1 или VT2 закрываются. Конденсатор нагрузки разряжается через открытый транзистор VT3 или VT4. На выходе –напряжение логического «0». Потребление тока в схеме происходит лишь во время заряда емкости, поэтому схема КМОП ТЛ весьма экономична.
ЛИТЕРАТУРА
1.Ф.Я.Либерман. Электроника на железнодорожном транспорте.М, Транспорт, 1987 2. Под ред. А.В. Шилейко. Электронные устройства железнодорожной автоматики, телемеханики и связи. М., Транспорт, 1989 3.В.И.Лачин, Н.С.Савелов. Электроника. Ростов на Дону, «Феникс», 2000 4.В.Л. Шило. Линейные интегральные схемы. М., Сов. радио. 1979 5.А.Г.Алексеенко Основы микросхемотехники. М., Сов. радио. 1977 6. В.В.Дубровский, Л.Я.Мельникова Электронные устройства железнодорожной автоматики, телемеханики и связи. Методические указания по курсовому проектированию. ЛИИЖТ. 1989 7. В.И.Щербаков Электронные схемы на операционных усилителях, справочник. Киев, Техника, 1983
Биполярные транзисторы
Приложение Б
Транзисторы полевые с управляющим р – n – переходом
Приложение В
Транзисторы полевые со встроенным каналом
СОДЕРЖАНИЕ С 1. Классификация усилителей……………………………………. 3 2. Основные характеристики усилителей……………………….4 3. Обратные связи в усилителях………………………………….8 4. Динамический режим работы транзистора…………………..12 5. Сравнение схем усилителей по параметрам………………….18 6. Работа транзистора в ключевом режиме………………………21
Дата добавления: 2015-05-06; Просмотров: 2643; Нарушение авторских прав?; Мы поможем в написании вашей работы! Нам важно ваше мнение! Был ли полезен опубликованный материал? Да | Нет |