D-триггер. D-триггер имеет информационный вход D (data, delay) и вход синхронизации C

D-триггер имеет информационный вход D (data, delay) и вход синхронизации C. Триггер принимает информационные сигналы по разрешению синхросигнала и повторяет их на выходе с некоторой задержкой. Синтез синхронного D-триггера (D-latch) осуществим на основе базового асинхронного - триггера. Блок-схема такого триггера показана на рис.6.8 а.

Рис. 6.8 Синхронный D-триггер со статическим управлением

Из блок-схемы (рис 6.8а) очевидно, что для получения логической схемы синхронного D-триггера со статическим управлением, необходимо определить комбинационную схему (КС) генерирующую функции и такими, чтобы базовый RS - триггер функционировал как D-триггер. Для получения КС составим таблицу истинности для функций и , на основе таблицы истинности синхронного D-триггера со статическим управлением и таблицы переходов асинхронного RS - триггера, табл. 6.6, и с помощью карт Карно минимизируем выражения для и .

1 0 0 1 0 1 1 1 0 1 1 1		x	x
0 0 0 0 0 1 0 1 0 0 1 1		x x	x x

Таблица 6.6.

Используя выражения для и , построим логическую схему синхронного D-триггера со статическим управлением, рис. 6.8б.

Логическая схема синхронного D-триггера со статическим управлением может быть упрощена, если при построении КС использовать не минимальное выражение для , а как показано на рис. 6.9.

Рис. 6.9 Карта Карно для

При использовании, для построения триггера выражений и получается логическая схема синхронного D-триггера со статическим управлением, показанная на рис. 6.8в.

Дата добавления: 2015-05-09