D-триггер

D-триггер представляет собой синхронный запоминающий бинарный элемент с одним информационным входом D и входом синхронизации C. D-триггер осуществляет запись информационного разряда по активному уровню сигнала C с последующим его хранением. Отсюда D-триггер имеет другие названия: триггер-защелка (data-триггер) и триггер задержки (delay-триггер), что объясняет происхождение символа «D» в его названии. Работа D-триггера задается таблицей переходов 9.4:

Таблица 9.4.

t^n	t^n ^+1
C^n	D^n	Q^n ^+1
		Q^n
		Q^n

Проделав операции, как и в случае с RS-триггером, можно составить логическое уравнение D-триггера, соответствующее приведенной таблице переходов:

.

Если RS-триггер относится к классу парафазных триггеров (для установки его в ноль или единицу необходимо подавать на входы R и S сигналы с противоположными значениями), то D-триггер является однофазным триггером. Из этого следует, что D-триггер можно реализовать на базе синхронного RS-триггера, задействовав вход S как вход D, а на вход R подав сигнал D через инвертор (рис.9.6, а). Можно реализовать D-триггер на базе RS-триггера и без дополнительного инвертора, несколько изменив связи в его внутренней структуре. Для этого выполним следующие преобразования над логическим уравнением D-триггера:

.

Полученное уравнение совпадает по своей структуре с уравнением для асинхронного RS-триггера, при условии, что , а . Тогда очевидно, что D-триггер можно реализовать на базе RS-триггера, на информационные входы которого необходимо подавать сигналы в соответствии с полученными выражениями. Поскольку сигналы R и S на вход асинхронного RS-триггера на базе элементов И-НЕ должны подаваться в инверсном виде, то для получения D-триггера на входы RS-триггера необходимо подавать и . Преобразуем выражение для к виду:

.

С учетом полученных выражений, схема D-триггера может быть представлена совокупностью двух каскадов (рис. 9.6, б). Первый выполняет функцию формирование сигналов и , а второй – асинхронного RS-триггера. На рис. 9.6, в показано условное графическое обозначение D-триггера.

Рис. 9.6. Схема D-триггера на основе синхронного RS-триггера с внешним инвертором (а), на основе структуры RS-триггера без внешнего инвертора (б), условное графическое обозначение D-триггера (в).

Рассмотренные ранее способы подачи входных сигналов характеризуются тем, что их активными уровнями являются статические состояния, т.е. сами уровни напряжения логического нуля или логической единицы. Такая форма управления цифровым устройством называется статической. Для тактируемых устройств эта форма управления в большинстве случаев является неудобной, поскольку в течение всего времени действия импульса сигнала синхронизации, устройство будет реагировать на любые изменения входных информационных сигналов. Таким образом, необходимо, чтобы информационные сигналы оставались неизменными на протяжении действия импульса синхронизации. Это значительно усложняет схему устройства, а в некоторых случаях и вовсе является не решаемой задачей, поскольку информационные сигналы могут носить характер последовательностей импульсов со случайным характером. Для устранения указанного недостатка используется принцип динамического управления. Согласно этому принципу, активным считается не статический уровень напряжения логической единицы или логического нуля, а процесс перехода из одного уровня в другой. Этот процесс представляет собой передний или задний фронт тактирующего импульса и, следовательно, характеризуется малым временным промежутком. Поэтому задача синхронизации значительно упрощается и представляет собой фиксацию входных информационных сигналов в строго определенный момент подачи или снятия импульса синхронизации. На рис. 9.7 на примере D-триггера показана организация динамического управления входом записи C по схеме трех триггеров.

Рис. 9.7. Схема D-триггера с динамическим управлением.

Хранение информации в схеме на рис.9.7 осуществяет каскадом асинхронного RS-триггера на вентилях И-НЕ D 5 и D 6, имеющего инверсные входы установки и сброса. Два других каскада триггеров на вентилях D 1, D 2, D 3 и D 4 реализуют механизм динамического управления и коммутации информационного сигнала D и сигнала записи (синхронизации) C. Элемент D 4 формирует инверсное значение сигнала , которое подается на входы элементов D 1 и D 3. На выходе элемента D 1 формируется прямое значение сигнала D. Если считать, что на входе D присутствует единица, то в момент подачи единицы на вход C, на входе основного триггера сформируется ноль, а на - единица. Весь триггер, таким образом, будет установлен в единичное состояние. Поскольку на верхнем входе элемента D 3 будет присутствовать ноль (значение сигнала ), то этот элемент заблокирует схему, и она не будет реагировать на изменение сигнала на входе D. При наличии на входе D нуля и подачи на вход C единицы включается элемент D 3 и сбрасывает основной триггер в ноль. Если теперь, во время действия единичного уровня сигнала на входе C, на вход D поступит единица, то удерживаемый на линии нулевой уровень (верхний вход элемента D 4) не даст схеме изменить свое состояние. Таким образом, в изображенной на рисунке схеме, реакция на входной информационный сигнал D будет происходить только по переднему фронту импульса C. Данный триггер будет иметь прямое динамическое управление. На рис.9.8 показано обозначение входов с динамическим управлением на УГО элементов на примере входа синхронизации C.

Рис. 9.8. Обозначения входов с динамическим управлением на УГО элементов.

Дата добавления: 2015-05-09