Рівнобіжні регістри

Регістр із паралельним прийомом і видачею інформації називається регістром пам'яті. Як елементи регістра пам'яті використовуються синхронні D-тригери при однофазних вхідних чи сигналах RS-тригери при парафазных вхідних сигналах.

Для запам'ятовування багаторозрядних слів необхідне число тригерів поєднують разом. На мал. 5.1,а показана схема чотирьохрозрядного регістра пам'яті, виконаного на D-тригерах.

При подачі керуючого сигналу Z₁ = 1 інформація з входів Х_о- Х₃ записується у відповідні розряди чотирьох D-тригерів. При Z₁= Z₃ = 0 інформація зберігається в регістрі пам'яті, а при Z₃=l відбувається паралельне зчитування інформації. Попередня установка регістра в нульовий стан відбувається при Z₂=0.

На мал.5.1, б показана схема прийому інформації в регістр із використанням парафазією передачі інформації, при якій на одному з входів тригера обов'язково присутній сигнал 1, що встановлює тригер у потрібний стан незалежно від тієї інформації, що у ньому зберігалася. При Z₁=1 відбувається запис інформації з входів Х₀-Х₃. При Z₂=1 відбувається рівнобіжне зчитування інформації в парафазному коді. При Z₁= Z₂ = 0 інформація зберігається в регістрі.

На мал. 5.1, в показане умовне зображення регістра пам'яті. Регістри пам'яті, виконані на двоступінчастих тригерах типу MS чи на тригерах з динамічним керуванням, мають більш високу перешкодозахищеність у порівнянні з регістрами, виконаними на одноступінчатих тригерах зі статичним керуванням, тому що запис інформації в цих регістрах здійснюється за фронтом імпульсів синхронізації. На мал. 5.2 зображена схема регістра пам'яті на ІМС типу 155ТМ8. У синхронному режимі при R = 1 запис інформації

Рис. 5.1. Регістри пам'яті: а - на D-тригерах, б - на RS-тригерах, в - умовне позначення регістрів пам'яті

відбувається одночасно в усі тригери під дією позитивного фронту тактового імпульсу на вході С. Асинхронне обнуління відбувається при R = 0. Зчитування інформації відбувається при Z = 1.

Рис. 5.2. Схема чотирьохразрядного

регістра пам'яті з керуванням по

фронту імпульсу синхронізації

Синтез рівнобіжного регістра зводиться до вибору типу тригера виходячи з заданих операцій, до визначення комбінації вхідних і вихідних сигналів, також сигналів керування, необхідних для виконання заданих операцій, запис булевих функцій, що відповідають цим комбінаціям, і складанню схем виходячи з цих функцій.

Дата добавления: 2015-06-27