Повышение быстродействия параллельных сумматоров

Уменьшение времени передачи переносов достигается следующими приёмами.

1. В цепях от входа переноса из младшего разряда до выхода переноса в старший разряд применяют ЛЭ с повышенным быстродействием.

2. При построении схем одноразрядных сумматоров уменьшают число элементов в цепи между входом переноса из младшего разряда и выходом переноса в старший разряд. Этот принцип реализован в одноразрядном сумматоре по выражению (3.4.1), схема которого приведена на рисунке 3.4.3, б, и в котором цепь от входа переноса до выхода переноса в старший разряд содержит лишь один логический элемент ЛЭ И-ИЛИ-НЕ.

3. Сигналы с выхода каждого ЛЭ в цепи передачи от формирования переносов должны поступать на минимальное число входов других ЛЭ, так как каждый дополнительный вход увеличивает паразитную ёмкость, следовательно увеличивает длительность фронта сигнала, увеличивают задержку распространения сигнала и уменьшает быстродействие

сумматора.

4. Применяются устройства параллельного формирования переносов. Много разрядный сумматор, схема которого приведена на рисунке 3.4.4, б, содержит блок ускоренного переноса, в котором переносы формируются параллельно и одновременно поступают на все разрядные сумматоры. При этом разрядные сумматоры не содержат цепей формирования переносов, а вместо них содержат цепи формирования сигналов X i и Y i. Эти сигналы формируются одновременно во всех разрядах и определяют ситуации:

Y i = 1 означает, что в i-м разряде перенос p _i+1 в следующий разряд необходимо фор-мировать независимо от поступления в него переноса из предыдущего разряда.

X i = 1 означает, что в i -м разряде перенос p _i+1 в следующий разряд необходимо фор-мировать только при поступлении переноса из младшего разряда.

Инверсные значения сигналов X i и Y I формируются по логическим выражениям:

(3.4.2)

Дата добавления: 2015-06-27