Триггеры

Триггер является элементом микропроцессора (микроЭВМ), исполняющим роль элементарного запоминающего устройства одного бита информации, имеющим два устойчивых состояния на выходе: логического 0 и логической 1.

По способу переключения и по закону функционирования триггеры разделяются на следующие группы: RS – триггеры с раздельной установкой 0 и 1; D – триггеры задержки; универсальные JK –триггеры; Т – триггеры счетные.

Название триггеров определяется первыми буквами английских слов:

S – set (установить);

R – reset (выключить);

T- toggle (релаксатор);

J –jerk (резко включить);

K – kill (резко выключить);

D – delay (задержка).

Выходной сигнал принято обозначать буквой Q.

RS – триггер. На рис.87 показана схема RS-триггера с раздельной установкой 0 и 1, который состоит из двух блоков элементов ИЛИ-НЕ. На нем же показано его графическое обозначение.

Рис.87. Схема RS триггера на биполярных транзисторах (а) и его графическое изображение (б). Контурами обозначены элементы ИЛИ-НЕ.

Рассмотрим случай, когда на входе R логическая 1, а на входе S – логический 0. При таких условиях на коллекторе VT2 может быть только логическая 1, так как эмиттерный переход S VT1 открыт и шунтирует коллекторный переход, вследствие чего ток через базу VT2 не протекает. Поэтому оба эмиттерных перехода VT4 закрыты, ток протекает по коллекторному переходу VT4 через базу VT3, который оказывается открытым и на его коллекторе и, соответственно, на эмиттере VT1 – логический 0. В рассматриваемом случае на Q1 – логический 0, а на Q2 – логическая 1.

При изменении состояний R и S входов на противоположные транзистор VT4 начнет открываться, что приведет к запиранию VT3 и увеличению напряжения на его коллекторе. При этом будет запираться второй эмиттерный переход VT1 и уменьшаться напряжение на коллекторе VT2. Таким образом, произойдет изменение состояний выходов Q1 и Q2: на Q1 появится логическая 1, а на Q2 – логический 0.

RS – триггер может быть создан из двух интегральных элементов ИЛИ-НЕ или из двух элементов И-НЕ, рис.88.

Рис.88. RS – триггеры на базе логических элементов ИЛИ-НЕ (а) и И-НЕ (б)

Таблица истинности для RS-триггера выглядит следующим образом:

S	R	Q
		Сохраняется предыдущее состояние

Комбинация S=1 и R=1 для RS-триггера запрещена, так как он при этом находится в неустойчивом состоянии.

На рис.89 показаны временные диаграммы для RS-триггера

Рис.89. Временные диаграммы RS-триггера

По принципу установки состояния выходов RS-триггеров их различают как с раздельной установкой 0 и 1 и синхронные (тактируемые) RS-триггеры.

Синхронный RS-триггер имеет третий вход С (clock – синхронизация), на который подается тактирующий сигнал. При С = 1 разрешается переключение по закону RS-триггера. При С = 0 триггер сохраняет предыдущее состояние, рис.90.

Рис.90. Условное обозначение синхронного RS-триггера (а) и его временные диаграммы (б)

D-триггер задержки. D-триггер имеет два входа: один информационный вход, на который подаются сигналы информации, и вход для синхронизирующего импульса. Основное назначение D-триггера – задержка и хранение сигнала, поданного на вход D при логической 1 на входе С. На рис.91 приведено условное обозначение D-триггера и его временные диаграммы.

Рис.91. Условное обозначение D-триггера (а) и его временные диаграммы (б).

D-триггер входит в состав ячейки блока оперативной памяти.

Счетный Т-триггер. Т-триггер имеет один вход и изменяет свое состояние (состояние выхода Q) с приходом каждого входного импульса, рис.92

Рис.92. Условное обозначение Т- триггера (а) и временные диаграммы его работы (б)

Универсальный JK-триггер. Реализуется JK-триггер по двухступенчатой схеме, рис.93

Рис.93. Схема JK-триггера на логических элементах (а) и его условное обозначение (б)

JK-триггер работает по правилу RS-триггера и отличается от последнего тем, что комбинация сигналов J=K=1 не является запретной. При этих сигналах JK-триггер изменяет свое состояние на обратное тому, в котором он находился до этого.

При С=1 входная информация записывается в первый RS-триггер, при С=0 входная информация с первого RS-триггера переписывается во второй RS-триггер.

Временные диаграммы JK-триггера приведены на рис.94

Рис.94. Временные диаграммы JK-триггера

Нужно отметить что запись информации на входах происходит при спаде импульса на входе С.

Дата добавления: 2015-05-06