Контроль передачи информации

Наиболее простым и распространенным способом проверки правильности передачи и хранения информации является так называемый принцип контроля по четности (нечетности), основанный на получении свертки по модулю 2 (суммы по мод.2) многоразрядного двоичного кода (∑M2).

В соответствии с этим принципом передаваемый, например, из АЛУ в ОЗУ код данных размером ``n`` разрядов А [0:n} дополняется ``n+1`` - контрольным. При этом цифра в (n+1) разряде устанавливается по следующим правилам:

если принят контроль по- четности, то ∑M2 (A [0: n+1]) = 0,

если принят контроль по- нечетности, то ∑M2(A [0: n+1]) = 1.

В момент приема из ОЗУ в АЛУ кода А[0: n+1] выполняется проверка его правильности на основе принятого метода контроля.

Контроль по- четности обнаруживает одиночные или нечетные ошибки.

Существуют различные более сложные контролирующие и корректирующие коды, которые находят ошибку и исправляют ее.

Для подсчета четности или нечетности количества единиц в многоразрядном коде используются логические элементы - сумматоры по модулю 2 (полусумматоры).

Возможно построение полусумматоров двух типов: комбинационного и накапливающего.

Многоразрядный сумматор по модулю 2 – функциональный узел, предназначенный для определения суммы по мод2 количества единиц в многоразрядном коде. Например, имеем двоичный код

А = 1 0 1 1 0 0 1 1;

Сумма по модулю 2 этого числа: Smod2 = M2 (A) = 1.

Иногда сумму по мод 2 многоразрядного кода называют ``остатком по мод 2`` или ``свёрткой по мод 2``.

Многоразрядные сумматоры по модулю 2 используются в цифровых устройствах в системах контроля правильности выполнения операций передачи, хранения и приема информации, а также и вычислительных операций.

Пусть имеется некоторый многоразрядный двоичный код:

X = { X1 X2 X3… XN }, тогда сумма по модулю 2

M2 (X) = X1 Å X2 Å X3 Å…Å XN (1.10)

Способы получения М2(Х) последовательного и параллельного многоразрядных кодов различны.

Для последовательного многоразрядного кода М2(Х) получается с помощью триггера со счетным входом.

Получение суммы по модулю 2 для многоразрядного параллельного кода осуществляется с помощью комбинационных схем. Существует две основные комбинационные схемы многоразрядных сумматоров по модулю 2: последовательная и пирамидальная. Принцип построения обеих схем удобно пояснить посредством введения скобок в выражении (1.10). Сумматор по модулю 2 последовательного действия строится в соответствии с логическим выражением:

M2 (X) = (…(((X1 Å X2) Å X3) Å X4) … Å XN) (1.11)

В схеме используется (N-1) одноразрядных сумматоров по модулю 2. Если через t₁ обозначить задержку одноразрядного сумматора по модулю 2, то время срабатывания для этой схемы

Т_{М2 посл} = t₁ (N-1)

Многоразрядный сумматор по модулю 2 пирамидального типа строится в соответствии с логическим выражением (1.12).

М2 (Х) = ((Х1 Å Х2) Å (Х3 Å Х4)) Å ((Х5 Å Х6) Å … (1.12)

Время срабатывания для пирамидального сумматора M2:

T_{M2пир =} t₁ × lg₂N

Пирамидальная схема многоразрядного сумматора по М2 обладает более высоким быстродействием и применяется чаще. В настоящее время выпускаются специальные интегральные микросхемы, реализующие операции суммирования по М2 многоразрядного кода.

Дата добавления: 2015-05-09