Идеология организации без упорядоченного выполнения 10 страница

Режимы передачи:

000- FIX

передача сообщения ко всем агентам системы информации, подготовленной в регистре команды прерывания

001- LOST

наименьший приоритет, передается также как и FIX ко всем агентам, за исключением того, приемником сообщения становится процессор с наименьшим приоритетом выполняемой задачи

010-SMI

Прерывания, связанные с режимом системного управления

100-NMI

Немаскируемые, прерывания. возникающие при возникновении аппаратных ошибок в системе

101-INIT

Прерывания ко всем агентам для установки их арбитражных идентификаторов в соответствии со значениями, записанными в их регистрах APICID

110-START

Используются как специальные сообщения между процессорами для указания передачи управления загрузочному блоку для начала активизации процессора приложения, используется в процедуре инициализации многопроцессорной системы

Протокол инициализации мультипроцессорной системы.

Функционирование любой вычислительной системы начинается с ее инициализации. Эта процедура начинается с включения питания. В первоначальный момент времени любая система использует аппаратные средства, которые формируя сигнал аппаратного сброса, устанавливается в исходное состояние, и в частности загружают адрес инструкции начальным значением, указывающим на расположение загрузочного блока в постоянной памяти.

Системы, которые не используют постоянную память для загрузки, аппаратно формируют команду ввода вывода с обращением к устройству загрузки.

Но прежде чем произойдет обращение к устройству загрузки, система должна быть уверена в исправности своих аппаратных средств, поэтому во многих системах при инициализации осуществляется прогон тестов автоматически и только после их успешного прохождения формируется вектор, указывающий на первую команду, с которой начинается программа загрузки. Так в архитектуре процессоров фирмы INTEL такие тесты являются частью BIOS.

В системах со сложной архитектурой, например манфреймах фирмы IBM, операции инициализации и проверку работоспособности аппаратных средств осуществляет сервисный процессор.

В качестве примера рассмотрим протокол инициализации мультипроцессорной системы на базе процессоров фирмы INTEL с архитектурой базовой модели P6.

Для успешной инициализации мультипроцессорной системы протокол накладывает определенные требования и ограничения на систему во время процедуры инициализации:

- все механизмы прерываний в системе должны быть отключены,

- протокол может быть инициирован только после аппаратного сброса,

-по окончании процедуры инициализации, согласно алгоритму, должен быть установлен флаг в блоке локального контроллера APIC для процессора в системе, с которого будет произведена загрузка управляющей программы,

- протокол инициализации основан на том факте, что только одно сообщение может присутствовать на шине в данный момент времени и каждый из агентов может выставить его на шину только один раз во время процедуры в соответствии с приоритетом.

Действия по инициализации начинаются по сигналу аппаратного сброса, сформированного при включении питания в системе путем активизации диагностических тестов в каждом из процессоров.

Во время прохождения тестов в процессорах арбитраж на шине блокируется до окончания прохождения тестов. Блокировка эта осуществляется путем активизацией сигналов низкого уровня в каждом из процессоров, соединенных между собой в ‘монтажное ИЛИ” на шине арбитража. Поэтому пока будет присутствовать низкий уровень на шине, арбитраж будет заблокирован, и только по окончании тестов в каждом из процессоров он станет высоким.

Далее начинается активизация действий по определению процессора BSP в системе.

Эти действия основаны на следующих положениях:

- процессору, которому будет установлен флаг загрузочного по включению питания, устанавливается низший приоритет путем внешнего монтажа контактов процессоров, подсоединенных к арбитражной шине и подачей сигнала низкого уровня на один из этих контактов в каждом процессоре являющихся двунаправленными.

- для выявления BSP на шине каждый из агентов формирует сообщение типа “всем агентам включая себя” и согласно протоколу формирует в процессе инициализации только один раз

-формируется финальное сообщение, которое автоматически формирует BSP процессор, сообщая всем остальным об окончании процедуры.

-формат сообщения содержит вектор прерывания младшие разряды которого формируются по значениям APICID каждого из процессоров полученных ими с шины арбитража во время аппаратного сброса при включении питания.

Получив сообщение от агента в соответствии с приоритетом на шине, процессора сравнивают значения младших разрядов вектора из сообщения со своими идентификаторами APICID. Если эти значения равны, то процессор определяется как BSP. Если нет, то процессор будет процессором приложений.

На первый взгляд протокол не обеспечивает определения BSP и содержит противоречивое положение так как каждый процессор посылая свое сообщение будет себя идентифицировать как BSP. Но дело в том, что протокол обязывает каждый процессор принять одно сообщение от себя и три от других процессоров, поэтому в привилегированном положении окажется процессор с наименьшим приоритетом в начальный момент активизации межпроцессорных сообщений. Когда этот процессор получит доступ к шине все другие будут иметь статусы приложений и он установит свой статус B SP и сформирует на шину сообщение окончания процедуры с соответствующим значением вектора прерывания.

Получив на шине финальное сообщение, локальные контроллеры прерываний APIC формируют запросы на прерывания, обрабатываемые в BIOS, но так как все процессора, кроме процессора со статусом BSP, имеющие статусы процессоров приложений, будут остановлены до моментов, когда каждый из них получит стартовое сообщение с вектором прерывания от процессора BSP.

Процессор BSP, выставляя на шину стартовое сообщение адресату, в программе включает таймер по истечении которого обращается в оперативную память по определенному адресу с командой чтения, и если адресат присутствует на шине то последний, обрабатывая стартовое сообщение, обязан записать свой идентификатор. Таким образом процессор BSP определяет наличие агентов на шине.

источники прерываний в мультипроцессорной системе

локальные прерывания шинные сообщения

прерывания от внутренних источников

от IOAPIC

контроллер прерываний 8259

не маскируемые

схемы контроля

межпроцессорные

маскируемые

таймер

программные

Лекция N12

Тема лекции: Многопроцессорные системы.

1.Общие принципы организации многопроцессорных систем. Классификация, определения мультипроцессора и мультикомпьютера.

2. Мультипроцессоры класса SMP c общей шиной.

Тема лекции: Организация межпроцессорных связей в симметричных мультипроцессорных системах.

1.Расширенный механизм прерываний как основной канал для передачи управляющей информации между процессорами в мультипроцессорной системе. Расширенный контроллер прерываний. Блок- схема.

2. Виды и форматы сообщений в мультипроцессорных системах. Протокол инициализации мультипроцессорной системы. (на примере SMP на базе процессоров INTEL).

3.Расширенный механизм прерываний как основной канал для передачи управляющей информации между процессорами в мультипроцессорной системе. Расширенный контроллер прерываний. Блок- схема.

4. Виды и форматы сообщений в мультипроцессорных системах. Протокол инициализации мультипроцессорной системы. (на примере SMP на базе процессоров INTEL).

Согласно классификации по Флину мультипроцессоры и мультикомпьютеры относятся к классу MIMD- МНОГО ИНСТРУКЦИЙ МНОГО ДАННЫХ.

Мультипроцессор-это компьютерная система, которая содержит несколько процессоров и одно адресное пространство, видимое для всех процессоров. В такой системе существует одна копия операционной системы, с одним набором таблиц.

Смена процессов в мультипроцессорной системе происходит также как и в однопроцессорной, то есть с записью состояния процесса в системных таблицах и сегментах и активизацией другого процесса готового к выполнению и загрузкой его данных в регистры процессора. Отличие заключается только в расширении аппаратных ресурсах, позволяющих одновременное выполнение нескольких процессов на разных процессорах. Именно наличие одного отображения операционной системы и отличает мультипроцессор от мультикомпьютера.

Мультикомпьютер- это система представляющая совокупность компьютеров со своими операционными системами,со своими памятями и со своим наборами внешних устройств, в которой компьютеры соединены между собой в зависимости от архитектуры системы различными способами или по- другому сетевыми соединениями различных топологий.

Если основная связь между процессорами при обмене информацией в мультипроцессорной системе осуществляется через общую память, то в мультикомпьютерах основными средствами передачи информации являются сообщения, передаваемые по физическим каналам, связывающими компьютеры меж собой.

В дальнейшем рассматривая организацию транспьютера и рекурсивных вычислительных систем, мы убедимся в том, что изначальная архитектура транспьютера основу, которой составляли: вычислительный модуль, интерфейсный модуль для подсоединения внешних устройств, коммуникационный модуль для связи с другими транспьютерами и протокол связи между ними, основу которого составляли сообщения с использованием программных операторов SEND и RECEIVE, вызывающих передачу сообщения из одного транспьютера и прием его в другой - стала основой организации мультикомпьютеров. Именно увеличение мощности вычислительного узла и объема оперативной памяти и как следствие размещение соответствующих программных средств в нем стали основой архитектуры мультикомпьютеров с интерфейсом, основанном на передаче сообщений.

И так прежде чем рассматривать более детально различные архитектуры систем класса MIMD, отметим признаки по которым они классифицируютcя.

Для мультипроцессоров – это в первую очередь, так называемая, симметрия, определение которой дадим позже, и во- вторых топология подключения к памяти.

Для мультикомпьютеров -это классификация как по топологии связи между собой, по степени однородности и интерфейсов их образующих, так и по инфраструктуре программной среды.

неоднородные С НЕРАВНОПРАВНЫМ ДОСТУПОМ К ПАМЯТИ (NUMA)

Использование КЭШЕЙ (CC-NUMA)

Мультипроцессоры класса SMP.

Модель мультипроцессорной данной системы представляет собой архитектуру с разделяемой памятью и распределенными прерываниями ввода вывода. Такая модель является полностью симметричной. То есть все процессоры функционально равнозначны, и каждый процессор может связаться с каждым. В данной модели нет иерархии, нет отношения мастер исполнитель, нет конфигурации, ограничивающей соединения. Модель является симметричной в двух важных направлениях.

Симметрия памяти.

Память является симметричной, когда все процессоры разделяют одно и то же адресное пространством и получают доступ к одним и тем же адресам. Симметрия памяти обладает одной важной особенностью-возможностью выполнения работ процессорами под управлением одной и той же операционной системы, как уже говорилось раньше.

Симметрия ввода вывода имеет место когда все процессора разделяют доступ к одной и той же системе ввода вывода, включая порты ввода вывода и контроллеры прерываний, и любой процессор может получить прерывание из любого источника. Некоторые мультипроцессорные системы, имеющие симметричный доступ к памяти являются не симметричными к обработке прерываний ввода вывода, асимметрия в таких системах определяется на программном уровне, а не аппаратными средствами.

Архитектура симметричной мультипроцессорной системы

с общей шиной.

		СИСТЕМНАЯ ШИНА

КОНТРОЛЛЕР прерываний

Дата добавления: 2014-01-03