Идеология организации без упорядоченного выполнения 12 страница

Как видно из структурной схемы,локальные APIC принимают запросы на прерывания от локальных источников для каждого процессора, которые могут находиться в системе. Помимо этого все внутренние источники прерываний в процессоре также направляют свои запросы в локальный блок APIC

Так как симметричная мультипроцессорная система имеет одну копию операционной системы, а задачи, которые она распределяет между процессорами в каждый момент времени, имеют различные приоритеты в системе,так же как и запросы на прерывания, то для обеспечения нормального функционирования системы локальные APIC должны обеспечивать выполнение задач и обработку запросов на прерывания с учетом приоритетности тех и других. Исходя из выше сказанного, функциональная схема каждого локального APIC должна содержать аппаратные средства для реализации выше указанных требований.

Прежде чем приступить к разбору состава блок-схемы, дадим классификацию прерываний в мультипроцессорной системе.

источники прерываний в мультипроцессорной системе локальные прерывания шинные сообщения
						прерывания от внутренних источников
контроллер прерываний 8259		не маскируемые			от IOAPIC		схемы контроля
				межпроцессорные			таймер
		маскируемые
							программные

Архитектура APIC

Архитектура APIC разрабатывалась с учетом требований протокола шины PCI, которая в архитектурах INTEL является ведущей шиной, организующей связь процессоров с другими компонентами системы.

Для адресации контроллера локального APIC и IOAPIC согласно требованиям протокола шины PCI был принят вариант отображения адресов регистров выше упомянутых устройств с отображением на память. Для этого в адресном пространстве системной памяти выделена область для адресации регистров, входящих в состав выше упомянутых устройств.

Процессор, обращаясь к локальному контроллеру APIC или IOAPIC, формирует адрес обращения к системной памяти. В случае, если адрес принадлежит области локального APIC, цикл обращения к памяти не формируется. В случае, если обращение к IOAPIC, контроль возложен на системный чипсет, в котором IOAPIC является одной из его функций в конфигурационном пространстве шины PCI.

В архитектуре шины ISA контроллер прерываний 8259 выполняет не только фиксацию прерываний,но и берет на себя функцию арбитража среди аппаратных прерываний, формируя в конечном итоге вектор прерывания и передает его в процессор. В архитектуре IOAPIC нет схемы арбитража. Арбитраж осуществляется в локальном контроллере APIC, которому IOAPIC адресует сообщение.

Основной задачей IOAPIC является:

фиксация прерываний в таблице, количество строк в которой равно количеству входных контактов, на которые поступают запросы на прерывания.

Формирование и передача сообщения на шину для межпроцессорных сообщений.

блок таймеров вектор таймера вектора локальных прерываний вектор системных событий вектор ошибок регистр команды прерывания регистр адреса процессора APICID регистр логического адреса регистр режима логической адресации ,блок приемной логики декодер вектора регистр обслуживания прерываний регистр запросов прерываний регистр фиксации формы сигналов прерываний(по уровню или по фронту) блок приоритета регистр окончания прерывания INTA EXINT[ INTR регистр арбитража		шина адреса/данных		регистр приоритета задачи
					блок интерфейса шины APIC
регистр приоритета процессора

Описание блок-схемы локального APIC.

В состав APIC входит группа регистров фиксирующих приоритет выполняемой задачи приоритета процессора и арбитражного номера процессора. Каждый из них выполняет свою функцию.

Регистр приоритета задачи используется для контроля запросов прерываний от внутренних и внешних источников и только в случае запроса с приоритетом большим, чем приоритет выполняемой задачи, схема приоритетов формирует запрос на прерывание в процессоре.

Другие прерывания фиксируются и будут обслужены, как только значение в регистре приоритета задачи будет достаточным для их обработки. Это дает возможность блокировать операционной системе определенные классы прерываний при выполнении приложений с высоким приоритетом. Данный механизм не распространяется для режимов, не использующих векторную информацию в своих сообщениях, это режимы передачи сообщений о прерываниях немаскируемых NMI, SMI-системного управления, во время инициализации системы-INIT и прерываниях эмулирующих прерывания контроллера 8259,когда векторная информация поступает в процессор через системную шину в цикле подтверждения. Данный режим передается процессору путем установки кода в формате кадра,передаваемого в сообщении.(режим EXTINT).

Регистр приоритета процессора отслеживает текущее состояние приоритета обрабатываемого прерывания, значение которого устанавливается из регистра приоритета задачи или из регистра обслуживания прерывания, поступившего для обработки в процессор, в зависимости от значений в старших тетрадах, которые указывают на классы прерываний.(вектор прерывания имеет размер байта, в котором старшие четыре разряда определяют класс прерывания, а четыре младших разряда определяют номер прерывания в классе: наивысший приоритет имеет нулевой класс).

Регистр приоритета арбитража содержит значение наименьшего класса приоритета прерывания в процессоре.

Для этого сравниваются значения в регистрах приоритета задачи, обслуживания и запросов, и зависимости от их значений производится его установка.

Если значение регистра приоритета задачи меньше чем в регистре запросов, то регистр приоритета арбитража принимает максимальное значение класса прерывания трех вышеупомянутых регистров.

Если больше, то производится анализ на сравнение со значением регистра обслуживания.

Если значение регистра приоритета задачи также меньше чем значение в регистре обслуживания, то устанавливается также максимальное значение из трех регистров.

Если регистр приоритета задачи имеет наибольшее значение из трех регистров, то его значение передается в регистр арбитража.

Регистр окончания обработки прерывания.

Установка этого регистра в блоке локального APIC вызывает формирование специального сообщения об окончании обработки прерывания в процессоре. ‘Это сообщение формируется, если для данного прерывания в регистре, фиксирующем форму сигнала прерывания, установлен признак “уровень”.

Дело в том, что при данной форме сигнала фиксации запроса на прерывание возможно совместное использование линии запроса несколькими источниками по схеме монтажное “ИЛИ”. В случае такого варианта процессор обязан сообщить контроллеру прерывания на шине об окончании обработки, чтобы контроллер прерывания проверил состояние входной линии запроса и в случае низкого уровня вновь сформировал запрос на прерывания, таким образом, исключив потерю запросов на прерывания от устройств ввода вывода.

Регистры адресации процессора в мультипроцессорной системе.

Как видно из блок- схемы для адресации используются два регистра: регистр логического адреса и регистр физического адреса, кроме того, есть еще регистр режима логической адресации.

В режиме физической адресации адрес процессора формируется во время подачи питания по значениям на четырех входных контактах шины арбитража. Эти первоначальные значения и формируют значение адреса процессора в системе. Схему арбитража мы рассматривали ранее, сейчас же отметим, что по окончанию включения адреса процессоров в четырех процессорной системе имеют значения: 0111,1011,1101,1110. Эти же значения заносятся в арбитражные регистры и соответственно изменяются в процессе работы системы. Таким образом данная архитектура позволяет организовать только систему из четырех агентов. Для увеличения числа агентов на шине используется режим логической адресации.

Режим логической адресации.

В режиме логической адресации используются два варианта или две модели.

FLAT модель

Кластерная модель.

модель определяется значением разрядов 28-31 в регистре режима, если [28-31] =1111, то используется F модель, при этом разряды регистра логического адреса с 24 по 31 расширяют количество агентов до восьми.

Кластерная модель использует разряды регистра логического адреса следующим образом:

Дата добавления: 2014-01-03